特許
J-GLOBAL ID：201503019898933038

不揮発性記憶装置およびその製造方法

発明者：
加藤 久詞

加藤 久詞 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2013-154452
公開番号（公開出願番号）：特開2015-026674
出願日： 2013年07月25日
公開日（公表日）： 2015年02月05日
要約：
【課題】製造工程を簡略化し、コストの削減が可能な不揮発性記憶装置およびその製造方法を提供する。【解決手段】不揮発性記憶装置100は、下地層の上に積層された複数の制御電極20と、前記複数の制御電極を貫通する半導体層30と、前記複数の制御電極のそれぞれの端を露出させたステップ状の壁面を有する第1コンタクトホール131と、を含むメモリセル部を備える。さらに、前記メモリセル部の上に設けられた配線層と、前記下地層に設けられ、前記配線層を介して前記メモリセル部の動作を制御する回路と、を備える。そして、前記メモリセル部を囲む周辺部には、第2コンタクトホールが設けられる。第2コンタクトホールは、前記配線層と前記回路とを電気的に接続する第1コンタクトプラグを含み、ステップ状の壁面を有する。【選択図】図1
請求項（抜粋）：
下地層の上に積層された複数の制御電極と、 前記複数の制御電極を前記下地層に対して垂直な方向に貫通する半導体層と、 前記半導体層と、前記複数の制御電極のそれぞれと、の間に設けられたメモリ膜と、 前記複数の制御電極のそれぞれの端を露出させたステップ状の壁面を有する第1コンタクトホールと、 を含むメモリセル部と、 前記メモリセル部の上に設けられた配線層と、 前記下地層に設けられ、前記配線層を介して前記メモリセル部の動作を制御する回路と、 前記メモリセル部を囲む周辺部に設けられた第2コンタクトホールであって、前記配線層と前記回路とを電気的に接続する第1コンタクトプラグを含み、ステップ状の壁面を有する第2コンタクトホールと、 を備えた不揮発性記憶装置。
IPC (5件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (18件)：
5F083EP18 ,  5F083EP22 ,  5F083EP32 ,  5F083EP48 ,  5F083EP76 ,  5F083ER22 ,  5F083GA10 ,  5F083KA01 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F101BA45 ,  5F101BB02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD34 ,  5F101BE07 ,  5F101BH13
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM