特許
J-GLOBAL ID：201503052628138845

電力用半導体装置及びその製造方法、並びに、そのための半田

発明者：
池田 靖

池田 靖 について

, 
宮崎 高彰

宮崎 高彰 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (2件)： 青稜特許業務法人 ,  ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2013-179272
公開番号（公開出願番号）：特開2015-050228
出願日： 2013年08月30日
公開日（公表日）： 2015年03月16日
要約：
【課題】 175°C以上の高温下においても、疲労破壊抑制と界面反応破壊抑制を両立が可能な電力用半導体装置及びその製造方法、並びに、そのための半田を提供する。【解決手段】 セラミックス基板5上に接合したパワー半導体素子1、2をベース7に接合し、又は、パワー半導体素子31をリードフレーム9に接合して製造される半導体装置において、前記パワー半導体素子を接合した前記セラミックス基板を前記ベースに、又は、前記パワー半導体素子を前記リードフレームに、Sn-0〜3.5Ag-3〜10Cu-1〜4Bi(mass%)半田で接合する。【選択図】 図1
請求項（抜粋）：
セラミックス基板上に接合したパワー半導体素子をベースに接合し、又は、パワー半導体素子をリードフレームに接合して構成される半導体装置であって、 前記パワー半導体素子を接合した前記セラミックス基板を、前記ベース又は前記リードフレームに、Sn-0〜3.5Ag-3〜10Cu-1〜4Bi(mass%)半田で接合していることを特徴とする半導体装置。
IPC (3件)：
H01L 21/52 ,  H01L 25/07 ,  H01L 25/18
FI (2件)：
H01L21/52 B ,  H01L25/04 C
Fターム (6件)：
5F047AA11 ,  5F047AA17 ,  5F047BA15 ,  5F047BA16 ,  5F047BA19 ,  5F047CA02
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM