特許
J-GLOBAL ID：201503070669629614

半導体装置の製造方法

発明者：
久保田 良輔

久保田 良輔 について

, 
田中 聡

田中 聡 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-171239
公開番号（公開出願番号）：特開2015-041669
出願日： 2013年08月21日
公開日（公表日）： 2015年03月02日
要約：
【課題】大口径の半導体基板を高温に加熱処理する工程における、半導体基板面内の製造ばらつきを低減可能な半導体装置の製造方法を提供する。【解決手段】この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、静電チャック上に半導体基板を載置する工程と、静電チャックを第1の温度に昇温した後、半導体基板をチャッキングする工程と、半導体基板をチャッキングした状態で、静電チャックを上記第1の温度より高い第2の温度に昇温する工程と、静電チャックを上記第2の温度に昇温した状態で、半導体基板に対する処理を実行する工程とを備える。【選択図】図1
請求項（抜粋）：
半導体基板を準備する工程と、 静電チャック上に前記半導体基板を載置する工程と、 前記静電チャックを第1の温度に昇温した後、前記半導体基板をチャッキングする工程と、 前記半導体基板をチャッキングした状態で、前記静電チャックを前記第1の温度より高い第2の温度に昇温する工程と、 前記静電チャックを前記第2の温度に昇温した状態で、前記半導体基板に対する処理を実行する工程とを備える、半導体装置の製造方法。
IPC (2件)：
H01L 21/265 ,  H01L 21/683
FI (2件)：
H01L21/265 603D ,  H01L21/68 R
Fターム (20件)：
5F131AA02 ,  5F131BA04 ,  5F131BA19 ,  5F131BA23 ,  5F131CA02 ,  5F131CA06 ,  5F131CA07 ,  5F131CA22 ,  5F131DA33 ,  5F131DA42 ,  5F131EA04 ,  5F131EB12 ,  5F131EB14 ,  5F131EB17 ,  5F131EB71 ,  5F131EB81 ,  5F131KA03 ,  5F131KA23 ,  5F131KA54 ,  5F131KA55
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM