特許
J-GLOBAL ID：201503076394817006

半導体装置

発明者：
宮田 俊敬

宮田 俊敬 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2013-178453
公開番号（公開出願番号）：特開2015-050196
出願日： 2013年08月29日
公開日（公表日）： 2015年03月16日
要約：
【課題】実施形態は、閾値制御が容易な、トンネル効果を利用した半導体装置を提供する。【解決手段】実施形態によれば、第2の半導体層は、第1の半導体層上にフィン状に設けられている。一対の半導体膜は、フィン状の第2の半導体層の一対の側壁のそれぞれに設けられ、第2の半導体層とトンネル接合を形成している。ゲート電極は、第2の半導体層を一対の側壁側から挟むように設けられ、半導体膜を介してトンネル接合に対向している。第3の半導体層は、第1の半導体層を隔てて第2の半導体層及び半導体膜に対して離間し、且つ第1の半導体層に隣接している。【選択図】図1
請求項（抜粋）：
第1の半導体層と、 前記第1の半導体層上にフィン状に設けられ、前記第1の半導体層よりも不純物濃度が高い第1導電形の第2の半導体層と、 前記フィン状の第2の半導体層の一対の側壁のそれぞれに設けられ、前記第2の半導体層とトンネル接合を形成する一対の第2導電形の半導体膜と、 前記第2の半導体層を前記一対の側壁側から挟むように設けられ、前記半導体膜を介して前記トンネル接合に対向するゲート電極と、 前記ゲート電極と前記半導体膜との間に設けられたゲート絶縁膜と、 前記第1の半導体層を隔てて前記第2の半導体層及び前記半導体膜に対して離間し、且つ前記第1の半導体層に隣接し、前記第1の半導体層よりも不純物濃度が高い第2導電形の第3の半導体層と、 を備えた半導体装置。
IPC (3件)：
H01L 21/336 ,  H01L 29/78 ,  H01L 29/66
FI (3件)：
H01L29/78 301J ,  H01L29/78 301X ,  H01L29/66 T
Fターム (28件)：
5F140AA06 ,  5F140AA29 ,  5F140AA39 ,  5F140AC13 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BB04 ,  5F140BC15 ,  5F140BD05 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BF56 ,  5F140BG08 ,  5F140BG28 ,  5F140BH30 ,  5F140BH47 ,  5F140BJ27 ,  5F140BJ29 ,  5F140BK13 ,  5F140BK17 ,  5F140BK23 ,  5F140CB04 ,  5F140CC08 ,  5F140CE07 ,  5F140CE20
引用特許：
出願人引用 (5件)
全件表示
引用文献：
出願人引用 (1件)
  • Electron-Hole Bilayer Tunnel FET for SteepSubthreshold Swing and Improved ON Current

前のページに戻る

TOP

BOTTOM