特許

J-GLOBAL ID：201503082438398154

プログラマブル論理回路及びその構成方法

発明者： 末吉 敏則 ,  飯田 全広 ,  久我 守弘 ,  尼崎 太樹 ,  柳田 恭成
出願人/特許権者： 末吉 敏則
代理人 (3件)： 山田 卓二 ,  田中 光雄 ,  川端 純市
公報種別：公開公報
出願番号（国際出願番号）：特願2013-183665
公開番号（公開出願番号）：特開2015-053533
出願日： 2013年09月05日
公開日（公表日）： 2015年03月19日
要約：

【課題】必要なメモリ数を大幅に削減でき、従来のLUTと同程度の機能を保持しつつ小さい面積で実現し消費電力を小さくする。【解決手段】構成データに基づいて、プログラマブルに回路構成されるプログラマブル論理回路において、入力データに対して正転又は反転、もしくは所定の定数を代入して出力する第1のプログラマブルナンドゲート回路と、第1のプログラマブルナンドゲート回路からの出力データに基づいて、複数の構成データ又は複数の構成データから選択された複数の構成データのうちの1つのデータを選択して出力するマルチプレクサ回路と、マルチプレクサ回路からの出力データに対して正転又は反転、もしくは所定の定数を代入して出力する第2のプログラマブルナンドゲート回路とを備え、入力データを変数とする論理関数をシャノン展開により展開されて生成された2つの部分論理関数のうちの他方の部分論理関数を示す論理回路を構成する。【選択図】図1

請求項（抜粋）：

構成メモリに格納される構成データに基づいて、プログラマブルに回路構成されるプログラマブル論理回路において、 入力データに対して正転又は反転、もしくは所定の定数を代入して出力する第1のプログラマブルナンドゲート回路と、上記第1のプログラマブルナンドゲート回路からの出力データに基づいて、上記複数の構成データ又は上記複数の構成データから選択された複数の構成データのうちの1つのデータを選択して出力するマルチプレクサ回路と、上記マルチプレクサ回路からの出力データに対して正転又は反転、もしくは所定の定数を代入して出力する第2のプログラマブルナンドゲート回路とを備え、 上記入力データを変数とする論理関数をシャノン展開により展開されて生成された2つの部分論理関数のうちの他方の部分論理関数を示す論理回路を構成することを特徴とするプログラマブル論理回路。

IPC (1件)：

H03K 19/173

FI (1件)：

H03K19/173 101

Fターム (7件)：

5J042BA09 ,  5J042BA11 ,  5J042CA20 ,  5J042CA24 ,  5J042CA27 ,  5J042DA01 ,  5J042DA02

引用特許：

審査官引用 (4件)

• 半導体集積回路用論理モジュール
  公報種別：公表公報   出願番号：特願2008-528644   出願人：エヌエックスピービーヴィ
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2002-118574   出願人：木村晋二
• プログラマブル論理回路装置およびその回路決定方法
  公報種別：公開公報   出願番号：特願2010-186525   出願人：末吉敏則
• リコンフィギュラブルロジックブロック、並びに、これを用いたプログラマブル論理回路装置、及び、テクノロジマッピング方法
  公報種別：公開公報   出願番号：特願2010-292024   出願人：国立大学法人熊本大学, ローム株式会社