半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：特許業務法人ゆうあい特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2013-214759
公開番号（公開出願番号）：特開2014-132637
特許番号：特許第5725125号
出願日： 2013年10月15日
公開日（公表日）： 2014年07月17日
請求項（抜粋）：

【請求項1】表面および裏面を有する第1導電型の半導体基板(3)と、前記半導体基板の表面側に、第1導電型カラム(4b)および第2導電型カラム(4a)とが前記半導体基板の表面と平行な一方向に繰り返された繰り返し構造からなるスーパージャンクション構造(4)と、前記半導体基板の外周側を外周領域(2)、該外周領域の内側を縦型半導体素子が形成されるセル領域(1)として、前記セル領域および前記外周領域において前記スーパージャンクション構造の上に形成された半導体層(5)と、前記セル領域において前記半導体層の表層部に形成された第1導電型のソース領域(6)と、前記ソース領域および前記半導体層を貫通して前記第1導電型カラム(4b)に達し、一方向を長手方向として前記セル領域から前記外周領域に向けて延設されたトレンチ(7)の表面に形成されたゲート絶縁膜(8)と、前記トレンチ内において前記ゲート絶縁膜の表面に形成されたゲート電極(9)と、前記セル領域において前記半導体層に形成され前記スーパージャンクション構造よりも高不純物濃度とされた第2導電型の高不純物層(10)と、前記セル領域から前記外周領域に入り込んで形成され、前記高不純物層および前記ソース領域に接して形成されたソース電極を構成する表面電極(12)と、前記半導体基板の裏面側に電気的に接続されたドレイン電極を構成する裏面電極(13)と、前記高不純物層に接し、前記スーパージャンクション構造よりも高不純物濃度とされ、前記トレンチの長手方向における先端の少なくともコーナー部を覆い、基板法線方向から見て、該トレンチの先端よりも外周側に突き出した第2導電型のディープ層(18)と、を有し、前記ディープ層のうち最も内周側の端部は、前記表面電極における前記高不純物層との接触部位のうちの最も外周側の第1端部(P1)よりも前記セル領域の内側に位置しており、基板法線方向から見て、前記第1端部から前記内周方向において、前記表面電極における前記高不純物層との接触部位と前記ディープ層とが所定幅オーバラップさせられていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ( 200 6.01) , H01L 29/06 ( 200 6.01) , H01L 21/336 ( 200 6.01)

FI (10件)：

H01L 29/78 652 N , H01L 29/78 652 H , H01L 29/78 653 A , H01L 29/78 652 C , H01L 29/78 652 Q , H01L 29/78 652 P , H01L 29/78 658 A , H01L 29/78 658 E , H01L 29/06 301 D , H01L 29/06 301 V

引用特許：

出願人引用 (7件)

半導体素子
公報種別：公開公報出願番号：特願2002-298068 出願人：富士電機ホールディングス株式会社
半導体装置
公報種別：公開公報出願番号：特願2006-170689 出願人：株式会社東芝
電力用半導体素子
公報種別：公開公報出願番号：特願2006-102388 出願人：株式会社東芝

全件表示

審査官引用 (7件)

半導体素子
公報種別：公開公報出願番号：特願2002-298068 出願人：富士電機ホールディングス株式会社
半導体装置
公報種別：公開公報出願番号：特願2006-170689 出願人：株式会社東芝
電力用半導体素子
公報種別：公開公報出願番号：特願2006-102388 出願人：株式会社東芝

全件表示

前のページに戻る