特許
J-GLOBAL ID：201503093441015012

高電圧用途のための改良終端構造を備えるトレンチDMOS素子

発明者：
リン,イー-イン

リン,イー-イン について

, 
リン,パイ-リ

リン,パイ-リ について

, 
フス,チー-ウェイ

フス,チー-ウェイ について


出願人/特許権者：
ヴィシャイ ジェネラル セミコンダクター エルエルシー

ヴィシャイ ジェネラル セミコンダクター エルエルシー について


代理人 (2件)： ▲吉▼川 俊雄 ,  市川 寛奈
公報種別：公表公報
出願番号（国際出願番号）：特願2014-551253
公開番号（公開出願番号）：特表2015-507849
出願日： 2012年12月13日
公開日（公表日）： 2015年03月12日
要約：
半導体素子の終端構造を提供する。終端構造は、活動領域および終端領域を有する半導体基板を含む。終端トレンチは終端領域に位置し、活動領域の境界から半導体基板の端部に向かって延在する。MOSゲートは境界に隣接する終端トレンチの側壁上に形成される。少なくとも1つのガードリングトレンチは活動領域から離れた終端トレンチの側部上の終端領域に形成される。終端構造酸化層は終端トレンチおよびガードリングトレンチ上に形成される。第1の導電層は半導体基板の裏面に形成される。第2の導電層は活動領域および終端領域の上部に形成される。【選択図】 図2
請求項（抜粋）：
半導体素子の終端構造であって、前記終端構造は、 活動領域および終端領域を有する半導体基板と、 前記終端領域に位置し、前記活動領域の境界から前記半導体基板の端部に向かって延在する終端トレンチと、 前記境界に隣接する前記終端トレンチの側壁上に形成されるMOSゲートと、 前記活動領域から離れた前記終端トレンチ側部上の前記終端領域に形成される少なくとも1つのガードリングトレンチと、 前記終端トレンチおよび前記ガードリングトレンチ上に形成される終端構造酸化層と、 前記半導体基板の裏面に形成される第1の導電層と、 前記活動領域および前記終端領域の上部に形成される第2の導電層と、 を備える、終端構造。
IPC (7件)：
H01L 29/06 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 29/872 ,  H01L 21/329 ,  H01L 29/47 ,  H01L 29/41
FI (12件)：
H01L29/06 301G ,  H01L29/06 301F ,  H01L29/78 652P ,  H01L29/78 655A ,  H01L29/86 301F ,  H01L29/86 301P ,  H01L29/86 301E ,  H01L29/06 301V ,  H01L29/06 301M ,  H01L29/48 E ,  H01L29/48 F ,  H01L29/44 Y
Fターム (7件)：
4M104BB01 ,  4M104BB40 ,  4M104FF10 ,  4M104FF31 ,  4M104FF34 ,  4M104GG03 ,  4M104HH18
引用特許：
審査官引用 (7件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2007-192161   出願人：サンケン電気株式会社
  • 特許第8017494号
  • 半導体装置
    公報種別：公開公報   出願番号：特願2006-170689   出願人：株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM