特許
J-GLOBAL ID：201603007508614450

ゲート駆動回路

発明者：
渡邉 一範

渡邉 一範 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (4件)： 山田 強 ,  日野 京子 ,  松田 洋 ,  北 裕介
公報種別：公開公報
出願番号（国際出願番号）：特願2014-162758
公開番号（公開出願番号）：特開2016-039730
出願日： 2014年08月08日
公開日（公表日）： 2016年03月22日
要約：
【課題】スイッチング素子ごとのゲート総電荷量のばらつきによる遷移時間のばらつきを抑制する。【解決手段】対象スイッチSsのゲートGにオンゲート抵抗Rg_onを介して駆動電圧Vsを印加することで対象スイッチSsをオン状態にするゲート駆動回路20であって、ゲートGに駆動電圧Vsを印加し対象スイッチSsをオフ状態からオン状態にするまでにゲートGから対象スイッチSsに蓄積される電荷を基準電荷(ゲート総電荷量Qg)とし、その基準電荷以上の電荷を蓄積可能な容量のコンデンサをゲートG及び接地点の間にゲートコンデンサ27として設ける。【選択図】 図2
請求項（抜粋）：
半導体スイッチング素子(Ss)のゲート(G)にゲート抵抗(Rg_on)を介して駆動電圧を印加することで、当該半導体スイッチング素子を閉状態にするゲート駆動回路(20)であって、 前記ゲートに前記駆動電圧を印加し前記半導体スイッチング素子を開状態から閉状態にするまでに前記ゲートから前記半導体スイッチング素子に蓄積される電荷を基準電荷とし、その基準電荷以上の電荷を蓄積可能な容量のコンデンサを前記ゲート及び接地点の間にゲートコンデンサ(27)として設けることを特徴とするゲート駆動回路。
IPC (3件)：
H02M 1/08 ,  H03K 17/687 ,  H02M 7/48
FI (3件)：
H02M1/08 A ,  H03K17/687 A ,  H02M7/48 E
Fターム (29件)：
5H007AA06 ,  5H007BB06 ,  5H007CA01 ,  5H007CB05 ,  5H007CC05 ,  5H007DA05 ,  5H007DB01 ,  5H007DC02 ,  5H740BA11 ,  5H740BB05 ,  5H740BB09 ,  5H740BB10 ,  5H740BC01 ,  5H740BC02 ,  5H740HH07 ,  5H740JA01 ,  5H740JB01 ,  5H740KK03 ,  5H740NN17 ,  5J055AX08 ,  5J055AX53 ,  5J055CX05 ,  5J055CX12 ,  5J055DX12 ,  5J055EX02 ,  5J055EY10 ,  5J055EY21 ,  5J055GX01 ,  5J055GX04
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM