特許
J-GLOBAL ID:201603016170478813

低遅延DPD前のパワー検出に基づくパワー調整方法及び装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人前田特許事務所
公報種別:公表公報
出願番号(国際出願番号):特願2015-554019
公開番号(公開出願番号):特表2016-510551
出願日: 2013年10月14日
公開日(公表日): 2016年04月07日
要約:
本発明は低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整方法及び装置を提供し、その方法は、事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するステップと、取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップと、前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップとを含む。本発明において、パワー計算をアップコンバージョンモジュールの前に移動し、デジタルアップコンバージョン及びクリッピングモジュールの固有遅延を充分に利用してパワー計算に必要な時間を相殺し、システム遅延を効果的に低下させる。【選択図】図1
請求項(抜粋):
低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整方法であって、 事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するステップと、 取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップと、 前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップとを含む、調整方法。
IPC (1件):
H04B 1/04
FI (1件):
H04B1/04 R
Fターム (17件):
5J500AA41 ,  5J500AC21 ,  5J500AF07 ,  5J500AF08 ,  5J500AK20 ,  5J500AK22 ,  5J500AK23 ,  5J500AS14 ,  5J500AT01 ,  5J500NG03 ,  5J500NH11 ,  5K060BB07 ,  5K060CC04 ,  5K060CC11 ,  5K060HH06 ,  5K060HH15 ,  5K060KK06
引用特許:
出願人引用 (6件)
全件表示

前のページに戻る