文献

J-GLOBAL ID：201702227814713563   整理番号：17A0953246

シリコンオンインシュレータMOSデバイスの時間領域電荷ポンピング

Time-domain charge pumping on silicon-on-insulator MOS devices

著者 (6件)： WATANABE Tokinobu (Shizuoka Univ., Hamamatsu, JPN) ,  WATANABE Tokinobu (Univ. Toyama, Toyama, JPN) ,  HORI Masahiro (Shizuoka Univ., Hamamatsu, JPN) ,  TSUCHIYA Toshiaki (Shimane Univ., Matsue, JPN) ,  FUJIWARA Akira (NTT Basic Res. Lab., Kanagawa, JPN) ,  ONO Yukinori (Shizuoka Univ., Hamamatsu, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 56  号： 1  ページ： 011303.1-011303.5  発行年： 2017年01月 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： チャージポンピングプロセス中の過渡電流を監視する時間領域チャージポンピングをシリコンオンインシュレータ(SOI)MOSゲートp-i-nダイオードに適用した。我々は,過渡電子電流がバック(基板)ゲートの極性に強く依存することを見出した。具体的には,バックゲートが正にバイアスされると,トラップされた電子の充電効果に起因して,界面欠陥に対する電子トラップによって引き起こされる電流ピークが消失する(または著しく弱まる)ことが分かった。この結果は,バックチャネルの形成の重要性を明らかにし,SOI MOSデバイスにおける電荷ポンピングプロセスのさらなる詳細な分析のための重要な情報を提供する。(翻訳著者抄録)

シソーラス用語： *SOI構造 ,  半導体プロセス ,  *MOSFET ,  *励起 ,  電荷 ,  素子構造 ,  可変容量ダイオード ,  欠陥 ,  界面 ,  バイアス ,  ゲート【半導体】 ,  電子 ,  捕獲 ,  電流電圧特性 ,  p-i-n素子構造 ,  電子トラップ
準シソーラス用語： シリコンオンインシュレータ ,  電荷ポンピング ,  界面欠陥 ,  ゲートバイアス

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (39件)：

• J. S. Brugler and P. G. A. Jespers, IEEE Trans. Electron Devices 16, 297 (1969).
• A. B. M. Elliot, Solid-State Electron. 19, 241 (1976).
• G. Groeseneken, H. E. Maes, N. Beltran, and R. F. DeKeersmaecker, IEEE Trans. Electron Devices 31, 42 (1984).
• U. Cilingiroglu, IEEE Trans. Electron Devices 37, 267 (1990).
• G. Van den bosch, G. V. Groeseneken, P. Heremans, and H. E. Maes, IEEE Trans. Electron Devices 38, 1820 (1991).

タイトルに関連する用語 (4件)： シリコンオンインシュレータ ,  MOSデバイス ,  時間領域 ,  電荷ポンピング