特許
J-GLOBAL ID:201703001437225820

有効化回路を含むデバイスおよびシステム

発明者:
出願人/特許権者:
代理人 (2件): 野村 泰久 ,  大菅 義之
公報種別:特許公報
出願番号(国際出願番号):特願2014-512877
特許番号:特許第6047153号
出願日: 2012年05月15日
請求項(抜粋):
【請求項1】 複数のデバイスと、 コントローラと、 前記複数のデバイスおよび前記コントローラに結合された入力/出力(I/O)バスと、 を備え、 前記複数のデバイスがそれぞれ、 複数のメモリセルを含むメモリアレイと、 前記メモリアレイに結合され、第1の電源電圧を受電するように構成される、周辺回路と、 前記I/Oバスに結合され、前記第1の電源電圧とは異なる第2の電源電圧を受電するように構成される入力/出力回路であって、制御信号に従って無効化又は有効化されるようにさらに構成される、入力/出力回路と、 前記入力/出力回路に結合され、前記コントローラによって提供される無効化命令に応答して前記入力/出力回路を無効化する前記制御信号を提供し、前記第1の電源電圧に応答して前記入力/出力回路を有効化する前記制御信号を提供するように構成される、有効化回路と、 を備え、 前記無効化命令は、前記周辺回路にて前記第1の電源電圧の受電を遮断するための命令であり、 前記有効化回路は、前記第1の電源電圧が低い電圧から高い電圧に推移し所定の電圧に到達したとき、前記有効化する前記制御信号を提供する、システム。
IPC (1件):
G11C 16/06 ( 200 6.01)
FI (4件):
G11C 17/00 636 ,  G11C 17/00 631 ,  G11C 17/00 632 D ,  G11C 17/00 632 Z
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る