特許
J-GLOBAL ID：201703003776389622
データ記憶制御装置およびデータ記憶方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：特許公報
出願番号（国際出願番号）：特願2012-175815
公開番号（公開出願番号）：特開2014-036296
特許番号：特許第6083973号
出願日： 2012年08月08日
公開日（公表日）： 2014年02月24日
請求項（抜粋）：
【請求項1】 画像中の複数の画素で構成される処理領域ごとに、データ量を低減させる可逆圧縮を施す圧縮手段と、
複数の前記処理領域を含んだ判定領域ごとに、前記可逆圧縮が可能か否かを判定する判定手段と、
或る判定領域に含まれる各処理領域の前記可逆圧縮が可能と判定された場合、当該或る判定領域における前記可逆圧縮後のデータを圧縮データとして記憶部に記憶させ、前記或る判定領域に含まれる各処理領域の前記可逆圧縮が不可能と判定された場合、当該或る判定領域における前記可逆圧縮前の画像データを前記記憶部に記憶させる記憶制御を、判定領域ごとに行う記憶制御手段と、
を備え、
前記圧縮手段は、
前記処理領域に含まれる各画素の中から基準画素を定め、当該処理領域における当該基準画素以外の各通常画素の画素値を、前記基準画素の画素値から特定されるように、通常画素ごとに隣接画素との画素値の差を算出し、
前記通常画素ごとに算出された画素値の差を、前記基準画素の画素値を表現するビット数よりも少ないビット数で表現することによってデータ量を変換し、
前記画像は行列状の複数のブロックに分割され、
前記判定領域は、前記ブロックを構成する連続する複数の行のうち、1行飛ばしで並ぶ複数の行で構成され、
前記判定領域に含まれる前記処理領域は、前記判定領域を構成する前記1行飛ばしで並ぶ複数の行のうち、同一行の複数の画素のみを含む、データ記憶制御装置。
IPC (5件)：
H04N 19/103 ( 201 4.01)
, H04N 19/136 ( 201 4.01)
, H04N 19/146 ( 201 4.01)
, H04N 19/169 ( 201 4.01)
, H04N 1/41 ( 200 6.01)
H04N 19/103
, H04N 19/136
, H04N 19/146
, H04N 19/169
, H04N 1/41 B
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
