特許
J-GLOBAL ID：201703006393161155
オプトエレクトロニクス半導体ボディ、およびオプトエレクトロニクス半導体ボディの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願2016-130510
公開番号（公開出願番号）：特開2016-189486
出願日： 2016年06月30日
公開日（公表日）： 2016年11月04日
要約：
【課題】基板とエピタキシャル積層体との間の張力、もしくはエピタキシャル積層体におけるクラック、またはその両方が減少するオプトエレクトロニクス半導体ボディを提供する。【解決手段】基板(132〜102)を有するオプトエレクトロニクス半導体ボディ(100)であって、第1のエピタキシステップにおいて基板(132〜102)に堆積されるひずみ層(134〜104)を備えているオプトエレクトロニクス半導体ボディに関する。ひずみ層(134〜104)は、ひずみ層に垂直に形成される少なくとも1つの凹部(106)を備えている。第2のエピタキシステップにおいて、ひずみ層(134〜104)にさらなる層(136〜108)が堆積され、これらのさらなる層は、少なくとも1つの凹部(106)を満たしており、少なくとも部分領域においてひずみ層(134〜104)を覆っている。【選択図】図3d
請求項（抜粋）：
オプトエレクトロニクス半導体ボディ(100)であって、
- GaNを含む基板(102,132,202)を有し、
- 第1のエピタキシステップにおいて前記基板(102,132,202)に堆積され、InxAlyGa1-x-yN(0≦x≦0.1、0≦y≦1)からなるシェル層(134)である被張力層(104,134,160)を有し、
前記被張力層(104,134,160)が、前記被張力層に垂直に形成される少なくとも1つの凹部(106,110)を有し、
第2のエピタキシステップにおいて、前記被張力層(104,134,160)にさらなる層(108,136,168)が堆積され、前記さらなる層が、前記少なくとも1つの凹部(106,110)を満たしており、少なくとも部分的に前記被張力層(104,134,160)を覆っており、
前記InAlGaNシェル層(134)と、前記基板(132)との間に、InxGa1-xN(0≦x≦0.5)からなる中間層(114)が堆積され、
前記中間層(114)が導電性であり、かつ、圧縮による張力がかかっており、
前記中間層(114)の導電率は、ケイ素、酸素、またはゲルマニウムを使用してドープすることによって設定される、
オプトエレクトロニクス半導体ボディ(100)。
IPC (1件)：
FI (1件)：
Fターム (11件)：
5F173AA08
, 5F173AA16
, 5F173AC03
, 5F173AC13
, 5F173AC14
, 5F173AG12
, 5F173AH22
, 5F173AJ13
, 5F173AJ15
, 5F173AJ20
, 5F173AR81
