半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：日向寺雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2016-052770
公開番号（公開出願番号）：特開2017-168645
出願日： 2016年03月16日
公開日（公表日）： 2017年09月21日
要約：

【課題】均一で高アスペクト比のホールが形成できる半導体装置の製造方法を提供する。【解決手段】実施形態によれば、半導体装置の製造方法は、被加工物に第1方向に延びるホールを形成する。被加工物上と、ホールの側壁のうちの浅い部分と、に第1膜を形成する。第1膜の表面に第2膜を形成する。被加工物上に形成された第1膜及び第2膜を、第1エッチャントを用いて除去して、浅い部分に形成された第1膜の少なくとも一部、及び、第1膜の少なくとも一部の表面に形成された第2膜の少なくとも一部を残す。残された第1膜の少なくとも一部と、残された第2膜の少なくとも一部と、からホール内において露出する被加工物の深い部分の少なくとも一部を第2エッチャントを用いて除去する。第1膜の第1エッチャントに対するエッチングレートは、第2膜の第1エッチャントに対するエッチングレートよりも高い。【選択図】図1

請求項（抜粋）：

第1層、前記第1層の第1方向に積層された第2層、前記第2層の前記第1方向に積層された他の第1層、及び、前記他の第1層の前記第1方向に積層された他の第2層を含む被加工物に前記第1方向に延びるホールを形成し、前記被加工物上と、前記ホールの側壁のうちの浅い部分と、に第1膜を形成し、前記第1膜の表面に第2膜を形成し、前記被加工物上に形成された前記第1膜及び前記第2膜を、第1エッチャントを用いて除去して、前記浅い部分に形成された前記第1膜の少なくとも一部、及び、前記第1膜の前記少なくとも一部の前記表面に形成された前記第2膜の少なくとも一部を残し、前記残された前記第1膜の前記少なくとも一部と、前記残された前記第2膜の前記少なくとも一部と、から前記ホール内において露出する前記被加工物の深い部分の少なくとも一部を第2エッチャントを用いて除去する半導体装置の製造方法であって、前記第1膜の前記第1エッチャントに対するエッチングレートは、前記第2膜の前記第1エッチャントに対するエッチングレートよりも高い半導体装置の製造方法。

IPC (5件)：

H01L 21/306 , H01L 29/788 , H01L 21/336 , H01L 29/792 , H01L 27/115

FI (3件)：

H01L21/302 105A , H01L29/78 371 , H01L27/10 434

Fターム (28件)：

5F004AA16 , 5F004DA00 , 5F004DA24 , 5F004DA26 , 5F004DB03 , 5F004DB07 , 5F004EA13 , 5F004EA28 , 5F004EA37 , 5F083EP18 , 5F083EP22 , 5F083EP47 , 5F083EP48 , 5F083EP76 , 5F083ER03 , 5F083ER09 , 5F083ER14 , 5F083ER19 , 5F083ER21 , 5F083GA10 , 5F083GA27 , 5F101BA45 , 5F101BB02 , 5F101BC02 , 5F101BD16 , 5F101BD30 , 5F101BD34 , 5F101BE07

引用特許：

審査官引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2013-262742 出願人：東京エレクトロン株式会社
表面処理方法
公報種別：公開公報出願番号：特願平7-200656 出願人：株式会社日立製作所
半導体装置の製造方法
公報種別：公開公報出願番号：特願2006-253966 出願人：エルピーダメモリ株式会社

全件表示

前のページに戻る