特許
J-GLOBAL ID:201703016202142461
半導体装置およびその製造方法
発明者:
,
出願人/特許権者:
,
代理人 (1件):
松尾 憲一郎
公報種別:公開公報
出願番号(国際出願番号):特願2016-204868
公開番号(公開出願番号):特開2017-017359
出願日: 2016年10月19日
公開日(公表日): 2017年01月19日
要約:
【課題】DRAMセルとロジックを混載したLSIデバイスにおけるアスペクト比の大きいコンタクト構造において、素子分離絶縁膜および不純物拡散層のオーバエッチングを抑制して、接合リークを抑制することを課題とする。【解決手段】周辺MOSトランジスタを覆う第1エッチングストッパ層121と、DRAMメモリセルのキャパシタ部上層に第2エッチングストッパ層122が形成され、周辺MOSトランジスタの不純物拡散層113は、第1、第2エッチングストッパ層121、122を貫通する電極層131により、上記キャパシタ部上層に形成された金属配線層と接続され、不純物拡散層113の少なくとも一つは素子分離絶縁膜102の境界上に電極層131を接続し、素子分離絶縁膜102上に形成された電極層131の底部の不純物拡散層113表面からの深さ寸法は、不純物拡散層113の接合深さ寸法もより短く形成されたものである。【選択図】図1
請求項(抜粋):
DRAMメモリセルと周辺MOSトランジスタを有する半導体装置において、
周辺MOSトランジスタのゲート電極を含む表面を覆うように第1エッチングストッパ層となる絶縁膜が形成され、
前記DRAMメモリセルのキャパシタ部の上層ないし下層として第2エッチングストッパ層が形成され、
前記周辺MOSトランジスタの不純物拡散層とゲート電極は、前記第1エッチングストッパ層と前記第2エッチングストッパ層を貫通する電極層により、前記DRAMメモリセルのキャパシタ部上層に形成された金属配線層と接続され、
前記電極層は、前記不純物拡散層の少なくとも一つと素子分離絶縁膜の境界上で、前記不純物拡散層の少なくとも一つに接続され、
前記素子分離絶縁膜上に形成された前記電極層の底部の前記不純物拡散層表面からの深さ寸法は、前記不純物拡散層の接合深さ寸法か、前記第1エッチングストッパ層の厚さか、いずれか一方より短く、
前記周辺MOSトランジスタの不純物拡散層とゲート電極は、それぞれ前記第1エッチングストッパ層と前記第2エッチングストッパ層を貫通する第2電極層により、前記DRAMメモリセルのキャパシタ部上層に形成された金属配線層と接続され、
前記第2電極層は、前記ゲート電極と前記ゲート電極側壁に形成されたサイドウォール絶縁膜の境界上で、前記ゲート電極に接続され、
前記サイドウォール絶縁膜上に形成された前記第2電極層の底部の素子分離絶縁膜上面からの深さ寸法は、前記素子分離絶縁膜底部の深さ寸法よりも短く形成されたことを特徴とする半導体装置。
IPC (4件):
H01L 21/824
, H01L 27/108
, H01L 21/28
, H01L 21/768
FI (5件):
H01L27/10 621C
, H01L27/10 681F
, H01L21/28 L
, H01L21/90 C
, H01L21/90 A
Fターム (114件):
4M104AA01
, 4M104BB01
, 4M104BB20
, 4M104CC01
, 4M104DD04
, 4M104DD16
, 4M104DD17
, 4M104DD19
, 4M104DD37
, 4M104DD43
, 4M104DD46
, 4M104DD55
, 4M104DD84
, 4M104FF14
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104FF26
, 4M104FF27
, 4M104GG16
, 4M104HH13
, 4M104HH20
, 5F033HH04
, 5F033HH05
, 5F033HH08
, 5F033HH09
, 5F033HH11
, 5F033HH18
, 5F033HH28
, 5F033HH33
, 5F033JJ04
, 5F033JJ05
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK04
, 5F033KK05
, 5F033KK25
, 5F033KK28
, 5F033LL04
, 5F033MM05
, 5F033MM07
, 5F033MM12
, 5F033MM13
, 5F033NN03
, 5F033NN07
, 5F033NN11
, 5F033NN13
, 5F033PP06
, 5F033PP15
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ16
, 5F033QQ21
, 5F033QQ25
, 5F033QQ26
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033QQ59
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ74
, 5F033QQ75
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033RR15
, 5F033SS11
, 5F033SS15
, 5F033TT02
, 5F033TT08
, 5F033VV06
, 5F033VV16
, 5F033XX00
, 5F033XX02
, 5F033XX15
, 5F083AD24
, 5F083GA06
, 5F083GA09
, 5F083GA27
, 5F083JA04
, 5F083JA06
, 5F083JA14
, 5F083JA19
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083KA01
, 5F083KA05
, 5F083MA02
, 5F083MA03
, 5F083MA04
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083NA03
, 5F083PR03
, 5F083PR05
, 5F083PR06
, 5F083PR07
, 5F083PR39
, 5F083PR40
, 5F083PR43
, 5F083PR44
, 5F083PR53
, 5F083PR54
, 5F083ZA01
引用特許:
前のページに戻る