文献

J-GLOBAL ID：201802248759367724   整理番号：18A1180643

リーク削減による低消費電力SRAMの設計

著者 (4件)： 伊藤卓 (早稲田大 大学院基幹理工学研究科) ,  戸川望 (早稲田大 大学院基幹理工学研究科) ,  柳澤政生 (早稲田大 大学院基幹理工学研究科) ,  SHI Youhua (早稲田大 大学院基幹理工学研究科)
資料名： 回路とシステムワークショップ論文集(CD-ROM)
巻： 31st  ページ： ROMBUNNO.C4-3  発行年： 2018年 
JST資料番号： F2105A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *SRAM ,  *消費電力 ,  *漏れ電流 ,  *回路設計 ,  データ読取 ,  データ書込 ,  FET【トランジスタ】 ,  配線 ,  SPICEプログラム ,  *回路シミュレーション ,  雑音余裕 ,  過渡解析 ,  *安定性 ,  静的雑音余裕 ,  解析
準シソーラス用語： 漏れ電力 ,  低電力 ,  パストランジスタ ,  ワードライン ,  ビットライン ,  HSPICE

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： リーク ,  低消費電力 ,  SRAM ,  設計