特許
J-GLOBAL ID：201803007509299277

境界領域を極小化したディスプレイの相互接続方式

発明者：
ドルザイク ポール エス

ドルザイク ポール エス について

, 
フランクリン ジェレミー シー

フランクリン ジェレミー シー について

, 
リンチ スティーブン ブライアン

リンチ スティーブン ブライアン について

, 
マイヤーズ スコット エイ

マイヤーズ スコット エイ について

, 
ラポポート ベンジャミン エム

ラポポート ベンジャミン エム について

, 
ロスコフ フレッチャー アール

ロスコフ フレッチャー アール について

, 
ターナス ジョン ピー

ターナス ジョン ピー について


出願人/特許権者：
アップル インコーポレイテッド

アップル インコーポレイテッド について


代理人 (5件)： 田中 伸一郎 ,  弟子丸 健 ,  大塚 文昭 ,  西島 孝喜 ,  岩崎 吉信
公報種別：特許公報
出願番号（国際出願番号）：特願2014-534592
特許番号：特許第6276693号
出願日： 2012年09月24日
請求項（抜粋）：
【請求項1】 電子装置であって、 プリント回路基板と、 少なくとも1つの導電性構造体を使用して前記プリント回路基板に連結されたディスプレイ層であって、前記導電性構造体は、前記ディスプレイ層内の少なくとも1つの開口部を通過し、前記ディスプレイ層は、異なる複数の色の表示ピクセルを制御する回路が上側表面に形成された薄膜トランジスタ層基板を含む薄膜トランジスタ層を備え、前記少なくとも1つの開口部は、前記薄膜トランジスタ層基板内に形成されている、前記ディスプレイ層と、 前記プリント回路基板と前記薄膜トランジスタ層との間に挟まれたバックライト層と、 を備える、電子装置。
IPC (5件)：
G09F 9/00 ( 200 6.01) ,  G09F 9/30 ( 200 6.01) ,  G02F 1/1333 ( 200 6.01) ,  G02F 1/1345 ( 200 6.01) ,  G02F 1/1368 ( 200 6.01)
FI (5件)：
G09F 9/00 346 A ,  G09F 9/30 310 ,  G02F 1/133 ,  G02F 1/134 ,  G02F 1/136
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM