半導体メモリ

発明者： , , , , , , ,
出願人/特許権者：
代理人 (5件)：蔵田昌俊 , 野河信久 , 峰隆司 , 河野直樹 , 鵜飼健
公報種別：公開公報
出願番号（国際出願番号）：特願2018-047198
公開番号（公開出願番号）：特開2018-157208
出願日： 2018年03月14日
公開日（公表日）： 2018年10月04日
要約：

【課題】半導体メモリの特性を向上する。【解決手段】実施形態の半導体メモリは、半導体層90上のゲート絶縁膜60上にゲート電極を有するセレクトトランジスタSG1,SG2と、ゲート絶縁膜60上の酸化物半導体層61と、酸化物半導体層61上の絶縁層62上の第1メモリセルMCの第1制御ゲート電極80及び第2メモリセルMCの第2制御ゲート電極80と、第1及び第2制御ゲート電極80間の第1トランジスタXGの第3ゲート電極81と、酸化物半導体層61の一端と第2制御ゲート電極81との間の第2トランジスタXGの第4ゲート電極81と、酸化物半導体層61の一端に接続された配線ILと、セレクトトランジスタSG1に接続されたソース線SLと、セレクトトランジスタSG2に接続されたビット線BLと、を含む。第1及び第2メモリセルMCは、酸化物半導体層61内に、電荷格納層CSを含む。【選択図】図1

請求項（抜粋）：

半導体層と、前記半導体層上のゲート絶縁膜上に配置された第1のゲート電極を有する第1のセレクトトランジスタと、前記ゲート絶縁膜上に配置された第2のゲート電極を有する第2のセレクトトランジスタと、前記ゲート絶縁膜を介して前記第1及び第2のセレクトトランジスタの間の前記半導体層上方に配置された酸化物半導体層と、第1の絶縁層を介して前記酸化物半導体層上方に配置された第1のメモリセルの第1の制御ゲート電極及び第2のメモリセルの第2の制御ゲート電極と、前記第1の制御ゲート電極と前記第2の制御ゲート電極との間において、前記第1の絶縁層を介して前記酸化物半導体層上方に配置された第1のトランジスタの第3のゲート電極と、前記酸化物半導体層の第1の端部と前記第2の制御ゲート電極との間において、前記第1の絶縁層を介して前記酸化物半導体層上方に配置された第2のトランジスタの第4のゲート電極と、前記酸化物半導体層の前記第1の端部に接続された第1の配線と、前記第1のセレクトトランジスタの第1の端子に接続されたソース線と、前記第2のセレクトトランジスタの第2の端子に接続されたビット線と、を具備し、前記第1のメモリセルは、前記酸化物半導体層内に、第1の電荷格納層を含み、前記第2のメモリセルは、前記酸化物半導体層内に、第2の電荷格納層を含む、半導体メモリ。

IPC (7件)：

H01L 27/115 , H01L 29/786 , H01L 21/823 , H01L 27/088 , H01L 21/336 , H01L 29/788 , H01L 29/792

FI (9件)：

H01L27/11568 , H01L29/78 613B , H01L29/78 618B , H01L29/78 626A , H01L29/78 622 , H01L27/088 H , H01L27/088 E , H01L27/11582 , H01L29/78 371

Fターム (92件)：

5F048AA01 , 5F048AB01 , 5F048AC02 , 5F048BA01 , 5F048BA14 , 5F048BA16 , 5F048BB05 , 5F048BB09 , 5F048BB10 , 5F048BB16 , 5F048BB17 , 5F048BC18 , 5F048BD07 , 5F048BD10 , 5F048BF02 , 5F048BF07 , 5F048CB01 , 5F048CB02 , 5F048CB07 , 5F083EP17 , 5F083EP22 , 5F083EP33 , 5F083EP34 , 5F083EP47 , 5F083EP48 , 5F083EP76 , 5F083ER03 , 5F083ER14 , 5F083GA06 , 5F083GA10 , 5F083GA21 , 5F083HA02 , 5F083JA02 , 5F083JA03 , 5F083JA05 , 5F083JA36 , 5F083JA37 , 5F083JA60 , 5F083KA01 , 5F083KA05 , 5F083KA11 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083MA06 , 5F083MA19 , 5F083MA20 , 5F101BA42 , 5F101BB02 , 5F101BC02 , 5F101BD16 , 5F101BD22 , 5F101BD30 , 5F101BD34 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F110AA04 , 5F110BB08 , 5F110BB11 , 5F110CC01 , 5F110CC02 , 5F110CC09 , 5F110DD01 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD15 , 5F110DD17 , 5F110EE02 , 5F110EE04 , 5F110EE05 , 5F110EE08 , 5F110EE09 , 5F110EE14 , 5F110EE28 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF10 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG06 , 5F110GG13 , 5F110GG25 , 5F110HL02 , 5F110HL03 , 5F110NN74

引用特許：

出願人引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願2011-155392 出願人：株式会社半導体エネルギー研究所
半導体装置
公報種別：公開公報出願番号：特願2011-153615 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願2016-213693 出願人：国立研究開発法人物質・材料研究機構

全件表示

審査官引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願2011-155392 出願人：株式会社半導体エネルギー研究所
半導体装置
公報種別：公開公報出願番号：特願2011-153615 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願2016-213693 出願人：国立研究開発法人物質・材料研究機構

全件表示

前のページに戻る