特許
J-GLOBAL ID：201803011478498753
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
池上 徹真
, 須藤 章
, 松山 允之
公報種別：特許公報
出願番号（国際出願番号）：特願2013-195113
公開番号（公開出願番号）：特開2015-061018
特許番号：特許第6242640号
出願日： 2013年09月20日
公開日（公表日）： 2015年03月30日
請求項（抜粋）：
【請求項1】 第1導電型のSiCの第1の領域と、
第1導電型の不純物濃度が前記第1の領域よりも低い、第1導電型のSiCの第2の領域と、
前記第1の領域と前記第2の領域に挟まれる第2導電型の第3の領域と、
前記第1、第2および第3の領域の表面に設けられ、前記第3の領域上の膜厚が、前記第2の領域上の膜厚よりも厚く、前記第2の領域上に、膜厚が2nm以下の部分が存在するSi層と、
前記Si層上に設けられるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられるゲート電極と、
を備えることを特徴とする半導体装置。
IPC (4件)：
H01L 29/78 ( 200 6.01)
, H01L 29/12 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/165 ( 200 6.01)
H01L 29/78 652 E
, H01L 29/78 652 T
, H01L 29/78 652 K
, H01L 29/78 653 A
, H01L 29/78 658 F
, H01L 29/78 658 E
, H01L 29/78 658 G
, H01L 29/165
