半導体積層基板、半導体素子、およびその製造方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：酒井宏明
公報種別：特許公報
出願番号（国際出願番号）：特願2014-505046
特許番号：特許第6239499号
出願日： 2013年03月18日
請求項（抜粋）：

【請求項1】半導体積層基板であって、 Siからなる基板と、積層半導体層と、を有し、前記積層半導体層は、前記基板に成長した、窒化物半導体からなり、前記基板に所定の反りを与える第一反り制御層であって、前記基板との界面となる最下層がAlN層である第一反り制御層と、前記第一反り制御層上に成長した、該第一反り制御層の前記AlN層以外の部分よりも単位膜厚あたりの反り増加量が少ない窒化物半導体からなる第二反り制御層と、前記第二反り制御層上に成長した窒化物半導体からなる活性層と、を備え、前記積層半導体層の全膜厚が4μm以上であり、前記積層半導体層の成長後の室温における反り量が、曲率半径から計算して前記基板の直径が4インチで厚さが1mmの場合に±50μm以内の反り量に相当する値であり、前記積層半導体層は、成長時に、前記基板の反りが、塑性変形する第一の反りを超えないように成長したものであり、前記積層半導体層は、成長時に、前記基板の反りが、クラックが生じる第二の反りを超えないように成長したものであり、前記積層半導体層は、成長終了時に、前記基板の反りが、前記第二の反りと、前記積層半導体層の成長温度-室温間の熱歪によるクラック発生を回避するための最低限界応力を発生させる第三の反りと、の間に収まるように成長したものであり、前記積層半導体層の成長終了後に室温まで降温したものであることを特徴とする半導体積層基板。

IPC (10件)：

H01L 21/338 ( 200 6.01) , H01L 29/778 ( 200 6.01) , H01L 29/812 ( 200 6.01) , H01L 21/20 ( 200 6.01) , H01L 29/26 ( 200 6.01) , H01L 29/872 ( 200 6.01) , H01L 21/336 ( 200 6.01) , H01L 29/78 ( 200 6.01) , H01L 21/02 ( 200 6.01) , H01L 21/205 ( 200 6.01)

FI (7件)：

H01L 29/80 H , H01L 21/20 , H01L 29/26 , H01L 29/86 301 D , H01L 29/78 301 B , H01L 21/02 B , H01L 21/205

引用特許：

審査官引用 (6件)

III族窒化物積層基板
公報種別：公開公報出願番号：特願2009-252982 出願人：DOWAエレクトロニクス株式会社, 国立大学法人名古屋工業大学
エピタキシャルウェハ
公報種別：公開公報出願番号：特願2009-168808 出願人：シャープ株式会社
半導体装置
公報種別：公開公報出願番号：特願2009-076235 出願人：サンケン電気株式会社

全件表示

前のページに戻る