特許
J-GLOBAL ID:201803019682591194

プリフェッチを用いた効率的な表示処理

発明者:
出願人/特許権者:
代理人 (2件): 村山 靖彦 ,  黒田 晋平
公報種別:公表公報
出願番号(国際出願番号):特願2018-514348
公開番号(公開出願番号):特表2018-534607
出願日: 2016年08月01日
公開日(公表日): 2018年11月22日
要約:
一例では、表示プロセッサによるタイルベースの処理のための方法は、第1のメモリ空間から前景画像の第1の前景タイルデータを読み取るステップを含み得る。この方法は、読み取られた第1の前景タイルデータを第2のメモリ空間内に記憶するステップを含み得る。この方法は、第1のメモリ空間から背景画像の第1の背景タイルデータを読み取るステップを含み得る。この方法は、読み取られた第1の背景タイルデータを第3のメモリ空間内に記憶するステップを含み得る。この方法は、第2のメモリ空間から第1の前景タイルデータのデータのサブセットを読み取るステップを含み得る。この方法は、第3のメモリ空間から第1の背景タイルデータのデータのサブセットを読み取るステップを含み得る。
請求項(抜粋):
表示プロセッサによるタイルベースの処理のための方法であって、 前記表示プロセッサのプリフェッチ処理ユニットによって、第1のメモリ空間から前景画像の第1の前景タイルデータを読み取るステップと、 前記表示プロセッサの前記プリフェッチ処理ユニットによって、前記読み取られた第1の前景タイルデータを第2のメモリ空間内に記憶するステップと、 前記表示プロセッサの前記プリフェッチ処理ユニットによって、前記第1のメモリ空間から背景画像の第1の背景タイルデータを読み取るステップと、 前記表示プロセッサの前記プリフェッチ処理ユニットによって、前記読み取られた第1の背景タイルデータを第3のメモリ空間内に記憶するステップと、 前記表示プロセッサのフェッチ処理ユニットによって、前記第2のメモリ空間から前記第1の前景タイルデータのデータのサブセットを読み取るステップと、 前記表示プロセッサの前記フェッチ処理ユニットによって、前記第3のメモリ空間から前記第1の背景タイルデータのデータのサブセットを読み取るステップと を含む、方法。
IPC (8件):
G09G 5/00 ,  G09G 5/397 ,  G09G 5/399 ,  G06T 15/00 ,  G06T 1/60 ,  G09G 5/39 ,  G09G 5/377 ,  G09G 5/36
FI (9件):
G09G5/00 550M ,  G09G5/00 555W ,  G06T15/00 501 ,  G06T1/60 450D ,  G09G5/00 550H ,  G09G5/36 530D ,  G09G5/36 520M ,  G09G5/36 520K ,  G09G5/36 520E
Fターム (44件):
5B047AA07 ,  5B047AB04 ,  5B047CA23 ,  5B047EA05 ,  5B047EA07 ,  5B047EB15 ,  5B047EB17 ,  5B080AA13 ,  5B080BA00 ,  5B080CA01 ,  5B080CA04 ,  5B080CA05 ,  5B080CA08 ,  5B080FA02 ,  5B080GA00 ,  5C182AA02 ,  5C182AA03 ,  5C182AB02 ,  5C182AB04 ,  5C182AB08 ,  5C182AB14 ,  5C182AB37 ,  5C182AC03 ,  5C182AC43 ,  5C182BA03 ,  5C182BA04 ,  5C182BA06 ,  5C182BA14 ,  5C182CA32 ,  5C182CA36 ,  5C182CA37 ,  5C182CB13 ,  5C182CB14 ,  5C182CB33 ,  5C182CB34 ,  5C182CB52 ,  5C182CB55 ,  5C182CC24 ,  5C182DA02 ,  5C182DA05 ,  5C182DA06 ,  5C182DA15 ,  5C182DA44 ,  5C182EA08
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る