高電圧絶縁ゲート型電力用半導体装置の設計方法および製造方法

発明者： , , ,
出願人/特許権者：
代理人 (3件)：加藤久 , 遠坂啓太 , 南瀬透
公報種別：特許公報
出願番号（国際出願番号）：特願2014-518707
特許番号：特許第6288678号
出願日： 2013年05月29日
請求項（抜粋）：

【請求項1】低濃度第1導電型ベース層と、前記低濃度第1導電型ベース層の表面側に、広い間隔と狭い間隔を交互に有するように選択的に形成された複数のトレンチと、前記トレンチの表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の内側に形成されたゲート電極と、前記狭い間隔で隣り合うトレンチ間に選択的に形成された第2導電型ベース層と、前記第2導電型ベース層の表面に選択的に形成された高濃度の第1導電型ソース層と、前記第2導電型ベース層と第1導電型ソース層の双方に接続する第一の主電極と、前記低濃度第1導電型ベース層の裏面側に一様に形成され、該低濃度第1導電型ベース層よりも不純物濃度の高い第1導電型バッファ層と、該第1導電型バッファ層の表面に一様に形成された高濃度の第2導電型エミッタ層と、該第2導電型エミッタ層の表面に形成された第2の主電極とを有する高電圧絶縁ゲート型電力用半導体装置の設計方法において、セル幅2Wは、15〜20μmで、基準となる構造と同じ長さであり、前記トレンチ深さDTは、前記基準となる構造が5〜6μmであり、前記第2導電型ベース層のメサ領域の半幅S、トレンチ深さDTを、基準となる構造に対して小型化のスケール比率kの逆数となる関係とし、前記スケール比率kを3以上とすることを特徴とする、高電圧絶縁ゲート型電力用半導体装置の設計方法。

IPC (2件)：

H01L 29/739 ( 200 6.01) , H01L 29/78 ( 200 6.01)

FI (8件)：

H01L 29/78 655 A , H01L 29/78 652 C , H01L 29/78 652 F , H01L 29/78 652 J , H01L 29/78 652 K , H01L 29/78 653 A , H01L 29/78 655 B , H01L 29/78 655 C

引用特許：

審査官引用 (7件)

半導体装置
公報種別：公開公報出願番号：特願2004-159468 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2009-258617 出願人：富士電機ホールディングス株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2001-260228 出願人：株式会社東芝

全件表示

前のページに戻る