特許
J-GLOBAL ID:201903011072156220

半導体装置

発明者:
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2018-008729
公開番号(公開出願番号):特開2018-067970
特許番号:特許第6538211号
出願日: 2018年01月23日
公開日(公表日): 2018年04月26日
請求項(抜粋):
【請求項1】 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び第6のトランジスタを有し、 前記第1のトランジスタ及び前記第4のトランジスタはpチャネル型トランジスタであり、 前記第2のトランジスタ及び前記第5のトランジスタはnチャネル型トランジスタであり、 前記第3のトランジスタのチャネルが形成される領域は酸化物半導体層を有し、 前記第6のトランジスタのチャネルが形成される領域は酸化物半導体層を有し、 前記第1のトランジスタのゲートは前記第3のトランジスタのソース及びドレインの一方に電気的に接続され、 前記第1のトランジスタのソース及びドレインの一方にはハイ電圧が印加され、 前記第2のトランジスタのソース及びドレインの一方にはロー電圧が印加され、 前記第1のトランジスタの前記ソース及び前記ドレインの他方は、前記第2のトランジスタの前記ソース及び前記ドレインの他方、前記第4のトランジスタのゲート、前記第6のトランジスタのソース及びドレインの一方、に電気的に接続され、 前記第2のトランジスタのゲートは前記第3のトランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、 前記第4のトランジスタのソース及びドレインの一方には前記ハイ電圧が印加され、 前記第5のトランジスタのソース及びドレインの一方には前記ロー電圧が印加され、 前記第4のトランジスタの前記ソース及び前記ドレインの他方は、前記第5のトランジスタの前記ソース及び前記ドレインの他方、前記第1のトランジスタの前記ゲート、及び前記第3のトランジスタの前記ソース及び前記ドレインの一方に電気的に接続され、 前記第5のトランジスタのゲートは前記第6のトランジスタの前記ソース及び前記ドレインの他方に電気的に接続されることを特徴とする半導体装置。
IPC (2件):
H03K 3/356 ( 200 6.01) ,  H01L 29/786 ( 200 6.01)
FI (3件):
H03K 3/356 Z ,  H01L 29/78 613 Z ,  H01L 29/78 618 B
引用特許:
出願人引用 (7件)
全件表示

前のページに戻る