特許
J-GLOBAL ID：201903014536311983

複数のメモリ動作を実施するための装置および方法

発明者：
バルーチー,ダニエーレ

バルーチー,ダニエーレ について

, 
ヴィッラ,コラード

ヴィッラ,コラード について


出願人/特許権者：
マイクロン テクノロジー,インク.

マイクロン テクノロジー,インク. について


代理人 (2件)： 大菅 義之 ,  野村 泰久
公報種別：公開公報
出願番号（国際出願番号）：特願2018-165732
公開番号（公開出願番号）：特開2019-049976
出願日： 2018年09月05日
公開日（公表日）： 2019年03月28日
要約：
【課題】メモリコントローラを通じて受信された単一のコマンドに応じて、複数のアクセス動作を実施するように構成されたメモリデバイスと、複数のアクセス動作を実施する方法を提供する。【解決手段】メモリデバイスは、複数のメモリセルを含むメモリアレイと、メモリコントローラとを含む。メモリコントローラは、メモリアレイで実施される複数のメモリアクセス動作を指定する単一のコマンドを受信し、指定された複数のメモリアクセス動作をメモリアレイで実施させる。【選択図】図4B
請求項（抜粋）：
複数のフラッシュメモリデバイスを含むマネージドメモリデバイスと、 前記マネージドメモリデバイスで実施される複数のメモリアクセス動作を指定する単一のコマンドを受信し、 前記マネージドメモリデバイスの同じページ上で実施される前記複数のメモリアクセス動作のうち第一及び第二のメモリアクセス動作を結合し、 前記指定された複数のメモリアクセス動作及び前記結合された第一及び第二のメモリアクセス動作を前記マネージドメモリデバイスで実施させる、 ように構成されたメモリコントローラと、 を含み、 前記単一のコマンド内で指定された前記複数のメモリアクセス動作のうちの各々が、書き込み動作または読み出し動作のうちの一つを含む、 装置。
IPC (9件)：
G06F 12/06 ,  G06F 12/00 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/823 ,  H01L 27/105 ,  H01L 27/115 ,  H01L 45/00
FI (7件)：
G06F12/06 525A ,  G06F12/00 597U ,  H01L29/78 371 ,  H01L27/105 449 ,  H01L27/11526 ,  H01L27/105 448 ,  H01L45/00 A
Fターム (28件)：
5B160CA12 ,  5F083EP02 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083FZ10 ,  5F083GA01 ,  5F083GA05 ,  5F083JA60 ,  5F083LA02 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083ZA13 ,  5F083ZA14 ,  5F083ZA20 ,  5F101BA01 ,  5F101BC01 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF01 ,  5F101BH26
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM