文献

J-GLOBAL ID：202002280597201535   整理番号：20A1990384

大規模アレイCMOSセンサのカラム読出し回路補正のための改良セグメント型DAC

An improved segmented DAC for column readout circuit correction of large array CMOS image sensor

著者 (3件)： Guo Zhongjie (School of Automation and Information Engineering, Xi’an University of Technology) ,  Yu Ningmei (School of Automation and Information Engineering, Xi’an University of Technology) ,  Wu Longsheng (Xi’an Microelectronic Technology Institute)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 17  号： 10  ページ： 20200094(J-STAGE)  発行年： 2020年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： マルチチャネル大規模アレイCMOSセンサのためのセグメント型DACの非理想因子と誤差源を示した。適応スイッチング技術を用いた改良精密セグメント型DACを提案した。8320×8320画素アレイから成る,55nmCMOS 1P4M標準プロセスで設計し製作した50mm×50mm大規模アレイCMOSイメージセンサのプロトタイプチップでこの方法を検証した。測定結果は,DACのDNLが従来の構造の33LSBから0.5LSB以下に低減でき,大規模アレイセンサチップは,それぞれ,75dBの高い固有ダイナミックレンジ,0.06%の低いFPN,および1.5%の低い光応答不均一性に達することを示した。最後にプロトタイプセンサにより良好な生画像を得た。(翻訳著者抄録)

シソーラス用語： *イメージセンサ ,  センサアレイ ,  *電気回路 ,  補正 ,  大規模系 ,  *DA変換器 ,  因子 ,  誤り訂正 ,  スイッチング ,  プロトタイプ ,  非線形性 ,  符号 ,  ダイナミックレンジ ,  雑音 ,  不均一性 ,  応答 ,  線形性 ,  センサ ,  ピクセル検出器
準シソーラス用語： *CMOSイメージセンサ ,  DNL ,  LSB【ビット】 ,  画素センサ ,  固定パターンノイズ ,  誤差因子 ,  光応答 ,  高ダイナミックレンジ ,  *読出回路

著者キーワード (4件)： CMOSイメージセンサ ,  カラムFPN ,  読み出しチェーン ,  DAC

分類 (2件)： 半導体集積回路  (NC03162T) ,  AD・DA変換回路  (NC05080M)

引用文献 (33件)：

• [1] K.D. Choo, et al.: “Energy-efficient motion-triggered IoT CMOS image sensor with capacitor array-assisted charge-injection SAR ADC,” IEEE J. Solid-State Circuits 54 (2019) 2921 (DOI: 10.1109/jssc.2019.2939664).
• [2] N. Sarhangnejad, et al.: “Dual-tap computational photography image sensor with per-pixel pipelined digital memory for intra-frame coded multi-exposure,” IEEE J. Solid-State Circuits 54 (2019) 3191 (DOI: 10.1109/JSSC.2019.2932623).
• [3] Ø. Janbu, et al.: “A 1.17-megapixel CMOS image sensor with 1.5 A/D conversions per digital CDS pixel readout and four in-pixel gain steps,” IEEE J. Solid-State Circuits 54 (2019) 2568 (DOI: 10.1109/jssc.2019.2924337).
• [4] K. Yasutomi, et al.: “A sub-100 μm-range-resolution time-of-flight range image sensor with three-tap lock-in pixels, non-overlapping gate clock, and reference plane sampling,” IEEE J. Solid-State Circuits 54 (2019) 2291 (DOI: 10.1109/jssc.2019.2916310).
• [5] R.K. Henderson, et al.: “A 192×128 time correlated SPAD image sensor in 40-nm CMOS technology,” IEEE J. Solid-State Circuits 54 (2019) 1907 (DOI: 10.1109/jssc.2019.2905163).

タイトルに関連する用語 (7件)： 大規模 ,  アレイ ,  CMOSセンサ ,  カラム ,  読出し回路 ,  セグメント ,  DAC