特許
J-GLOBAL ID：202003001822925758

半導体装置の製造方法、基板処理装置、およびプログラム

発明者：
原田 勝吉

原田 勝吉 について

, 
橋本 良知

橋本 良知 について

, 
松岡 樹

松岡 樹 について


出願人/特許権者：
株式会社KOKUSAI ELECTRIC

株式会社KOKUSAI ELECTRIC について


代理人 (1件)： 特許業務法人アイ・ピー・ウィン
公報種別：公開公報
出願番号（国際出願番号）：特願2018-116976
公開番号（公開出願番号）：特開2019-220575
出願日： 2018年06月20日
公開日（公表日）： 2019年12月26日
要約：
【課題】基板上に形成されるSiON膜またはSiO膜の基板面内膜厚均一性を向上させる。【解決手段】(a)基板に対してNおよびHを含む第1反応体を供給することで、前記基板の表面にNH終端を形成する工程と、(b)前記基板に対して原料としてSiCl4を供給することで、前記基板の表面に形成されたNH終端と、前記SiCl4と、を反応させて、SiCl終端されたSiN層を形成する工程と、(c)前記基板に対してOを含む第2反応体を供給することで、前記SiCl終端されたSiN層と、前記第2反応体と、を反応させる工程と、を前記SiCl4が気相分解しない条件下で非同時に行うサイクルを所定回数行うことにより、前記基板上にSi、OおよびNを含む膜、または、SiおよびOを含む膜を形成する。【選択図】図4
請求項（抜粋）：
(a)基板に対してNおよびHを含む第1反応体を供給することで、前記基板の表面にNH終端を形成する工程と、 (b)前記基板に対して原料としてSiCl4を供給することで、前記基板の表面に形成されたNH終端と、前記SiCl4と、を反応させて、SiCl終端されたSiN層を形成する工程と、 (c)前記基板に対してOを含む第2反応体を供給することで、前記SiCl終端されたSiN層と、前記第2反応体と、を反応させる工程と、 を前記SiCl4が気相分解しない条件下で非同時に行うサイクルを所定回数行うことにより、前記基板上にSi、OおよびNを含む膜、または、SiおよびOを含む膜を形成する工程を有する半導体装置の製造方法。
IPC (4件)：
H01L 21/316 ,  H01L 21/31 ,  C23C 16/42 ,  H01L 21/318
FI (4件)：
H01L21/316 X ,  H01L21/31 B ,  C23C16/42 ,  H01L21/318 C
Fターム (35件)：
4K030AA03 ,  4K030AA06 ,  4K030AA13 ,  4K030AA14 ,  4K030AA18 ,  4K030BA29 ,  4K030BA35 ,  4K030BA44 ,  4K030CA04 ,  4K030CA12 ,  4K030EA01 ,  4K030FA01 ,  4K030FA10 ,  4K030LA15 ,  5F045AA06 ,  5F045AA08 ,  5F045AB32 ,  5F045AB34 ,  5F045AC03 ,  5F045AC11 ,  5F045AC12 ,  5F045BB02 ,  5F045DP19 ,  5F045DQ05 ,  5F045EE19 ,  5F058BA20 ,  5F058BC02 ,  5F058BC11 ,  5F058BD03 ,  5F058BD15 ,  5F058BF04 ,  5F058BF24 ,  5F058BF29 ,  5F058BF30 ,  5F058BF37
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM