特許
J-GLOBAL ID：202003011149696801
素子基板、記録ヘッド、及び記録装置
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 大塚 康弘
, 高柳 司郎
, 木村 秀二
, 下山 治
, 永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2018-169973
公開番号（公開出願番号）：特開2020-040310
出願日： 2018年09月11日
公開日（公表日）： 2020年03月19日
要約：
【課題】配線の発熱に起因した温度不均衡の影響を低減する素子基板を提供する。【解決手段】素子基板は、第1の方向に配列された複数の記録素子と、その記録素子列の一端の側に設けられる第1の接続端子と、他端の側に設けられる第2の接続端子とを備える。さらに、各記録素子の一端と第1の接続端子を接続する第1の配線群と、各記録素子の他端と第2の接続端子を接続する第2の配線群を備える。第1の配線群に含まれる配線は、複数の記録素子において、互いに対して近傍に配置され分割駆動される各グループを構成する記録素子に対してカスケード接続される。一方、互いに対して離散的に配置され同時駆動される各ブロックを構成する記録素子に対しては並列接続される。また、第2の配線群に含まれる配線は、複数の記録素子において、各グループを構成する記録素子に対してはカスケード接続される一方、各ブロックを構成する記録素子に対しては並列接続される。【選択図】図6
請求項（抜粋）：
第1の方向に配列された複数の記録素子と、
前記複数の記録素子によって形成される記録素子列の一端の側に設けられる第1の接続端子と、
前記記録素子列の他端の側に設けられる第2の接続端子と、
前記複数の記録素子それぞれの一端と前記第1の接続端子を接続する第1の配線群と、
前記複数の記録素子それぞれの他端と前記第2の接続端子を接続する第2の配線群とを有し、
前記第1の配線群に含まれる配線は、前記複数の記録素子において、互いに対して近傍に配置され分割駆動される複数のグループそれぞれを構成する記録素子に対してはカスケード接続される一方、互いに対して離散的に配置され同時駆動される複数のブロックそれぞれを構成する記録素子に対しては並列接続され、
前記第2の配線群に含まれる配線は、前記複数の記録素子において、前記複数のグループそれぞれを構成する記録素子に対してはカスケード接続される一方、前記複数のブロックそれぞれを構成する記録素子に対しては並列接続されることを特徴とする素子基板。
IPC (1件)：
FI (2件)：
B41J2/14 611
, B41J2/14 201
2C057AF21
, 2C057AG14
, 2C057AG83
, 2C057AG92
, 2C057BA04
, 2C057BA13
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
