特許
J-GLOBAL ID：202103000309110642

半導体装置

発明者：
宮沢 繁美

宮沢 繁美 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 龍華国際特許業務法人
公報種別：特許公報
出願番号（国際出願番号）：特願2016-006366
公開番号（公開出願番号）：特開2017-126953
特許番号：特許第6805496号
出願日： 2016年01月15日
公開日（公表日）： 2017年07月20日
請求項（抜粋）：
【請求項1】 制御信号に応じてゲートが制御されるパワー半導体素子と、 前記パワー半導体素子のコレクタ端子側の電圧が過電圧となったことを検出する過電圧検出部と、 前記過電圧が検出されたことに応じて、前記パワー半導体素子のゲートをオフ電圧へと制御する遮断部と、 前記パワー半導体素子をオンさせる前記制御信号が入力されたことに応じて、予め定められた期間の間、リセット信号を出力するリセット部と、 前記リセット信号に応じてリセットされ、前記過電圧が検出されたことをラッチするラッチ部と、 を備え、 前記遮断部は、前記ラッチ部が前記過電圧の検出をラッチしたことに応じて、前記パワー半導体素子のゲートをオフ電圧へと制御し、 前記リセット部は、前記パワー半導体素子をオンさせる前記制御信号が入力されてから、前記パワー半導体素子がオンとなるまでの時間よりも長い時間の間、前記リセット信号を出力し、 前記過電圧検出部は、前記パワー半導体素子のゲートに電源端子が接続されて前記制御信号がハイ電位となることに応じて動作するインバータまたはコンパレータを有する半導体装置。
IPC (8件)：
H03K 17/08 ( 200 6.01) ,  H01L 29/739 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  F02P 3/055 ( 200 6.01) ,  H02M 1/00 ( 200 7.01)
FI (12件)：
H03K 17/08 Z ,  H01L 29/78 655 F ,  H01L 29/78 656 C ,  H01L 29/78 652 E ,  H01L 29/78 652 D ,  H01L 29/78 657 F ,  H01L 27/06 311 A ,  H01L 27/06 311 B ,  H01L 27/04 H ,  F02P 3/055 C ,  F02P 3/055 D ,  H02M 1/00 E
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM