特許
J-GLOBAL ID：202103012333181125
セル面積を縮小し、チップレベルでのセル配置を改善するための金属0電源接地スタブ経路(METAL ZERO POWER GROUND STUB ROUTE)
発明者：
出願人/特許権者：
代理人 (3件)：
早川 裕司
, 佐野 良太
, 村雨 圭介
公報種別：公表公報
出願番号（国際出願番号）：特願2020-527813
公開番号（公開出願番号）：特表2021-504941
出願日： 2018年09月24日
公開日（公表日）： 2021年02月15日
要約：
標準セルの電源グリッド接続をレイアウトするシステム及び方法が開示される。様々な実施形態では、標準セルは、金属0内の電源ポスト及び接地ポストを含む。金属0ポストは、上方の金属層へのビアを含まない。標準セルのいくつかのバリエーションは、金属0において標準セルの境界エッジまでルーティングされた電源ポスト及び接地ポストを有する。レイアウトルールは、このタイプのルーティングを可能にするように変更される。金属0内の電源ポスト及び接地ポストは、隣接セルの金属0内の電源ポスト及び接地ポストに接合(abutment)することによって接続されている。配置配線ツールは、セルを配置した後に追加のルーティングステップを実行する必要がない。他のバリエーションの場合、電源ポスト及び接地ポストは、境界エッジにルーティングされず、配置配線ツールは、金属0内の電源接続及び接地接続を、標準セルと隣接セルとの間にルーティングする。【選択図】図1
請求項（抜粋）：
セルレイアウトであって、
第1金属層内の1つ以上の入力ノードと、
前記第1金属層内の1つ以上の出力ノードと、
前記第1金属層の下方の第2金属層内の電源ポストであって、前記電源ポストは、上方の金属層へのビアを含まない、電源ポストと、を備える、
セルレイアウト。
IPC (1件)：
FI (2件)：
H01L21/82 L
, H01L21/82 C
5F064AA04
, 5F064BB02
, 5F064BB05
, 5F064BB06
, 5F064BB07
, 5F064CC12
, 5F064DD02
, 5F064DD05
, 5F064EE05
, 5F064EE22
, 5F064EE23
, 5F064EE26
, 5F064HH01
, 5F064HH05
, 5F064HH08
