Pat
J-GLOBAL ID：200903000461664372

強誘電体記憶素子、記憶装置およびそれらの製造方法

Inventor：
井上 尚也

About 井上 尚也

, 
林 喜宏

About 林 喜宏


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 古溝 聡 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998247722
Publication number (International publication number)：2000156470
Application date： Aug. 19, 1998
Publication date： Jun. 06, 2000
Summary：
【要約】【課題】 低電圧で動作可能な強誘電体記憶素子を提供する。【解決手段】 セルトランジスタ22はシリコン基板21に形成され、電流経路のオン、オフを制御する。下部容量電極24は、層間絶縁膜35上に形成され、その電極線は強誘電体記憶素子の表面まで通っている。ポーラス強誘電体膜10は下部容量電極24上に形成され、膜内に均一に分布した空孔を有する。上部容量電極26はポーラス強誘電体膜10上に形成され、その電極線はセルトランジスタ22の拡散層に接続されている。容量カバー膜33は層間絶縁膜35上に形成され、下部容量電極24、ポーラス強誘電体膜10および上部容量電極26を覆う。ビット線25はセルトランジスタ22の拡散層に接続され、強誘電体記憶素子の表面まで通っている。
Claim (excerpt)：
電流経路をオン、オフするためのスイッチング手段と、前記スイッチング手段に接続され、対向する電極と該電極間に配置された内部に複数の空孔を備える強誘電体膜とから構成さるコンデンサと、から構成されることを特徴とする強誘電体記憶素子。
IPC (6)：
H01L 27/10 451 ,  C04B 35/49 ,  G11C 11/22 ,  H01B 3/12 301 ,  H01L 27/108 ,  H01L 21/8242
FI (5)：
H01L 27/10 451 ,  G11C 11/22 ,  H01B 3/12 301 ,  C04B 35/49 Z ,  H01L 27/10 651
F-Term (25)：
4G031AA11 ,  4G031AA12 ,  4G031AA32 ,  4G031BA09 ,  4G031CA02 ,  4G031CA07 ,  4G031CA08 ,  4G031CA09 ,  5F083FR02 ,  5F083GA05 ,  5F083JA13 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR22 ,  5F083PR33 ,  5G303AA10 ,  5G303AB06 ,  5G303AB20 ,  5G303BA03 ,  5G303CA01 ,  5G303CB25 ,  5G303CB35 ,  5G303CB39 ,  5G303DA01
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM