Pat
J-GLOBAL ID:200903001212849288

半導体基板の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 木下 茂
Gazette classification:公開公報
Application number (International application number):2003140274
Publication number (International publication number):2004342976
Application date: May. 19, 2003
Publication date: Dec. 02, 2004
Summary:
【課題】SiGe層を有する半導体基板の製造方法において、SiGe層の薄層化を図り、しかも、歪みが緩和され、かつ、貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供する。【解決手段】原子ステップおよびテラス構造が形成されたアニールシリコン基板上、または、複数の結晶性シリコンからなる突起が形成されたアニールシリコン基板上に、SiGe層、または、SiGe層とSi層を形成することを特徴とする半導体基板の製造方法を用いる。【選択図】 なし
Claim (excerpt):
原子ステップおよびテラス構造が形成されたアニールシリコン基板上に、SiGe層、または、SiGe層とSi層を形成することを特徴とする半導体基板の製造方法。
IPC (4):
H01L21/20 ,  H01L21/205 ,  H01L21/324 ,  H01L29/161
FI (4):
H01L21/20 ,  H01L21/205 ,  H01L21/324 X ,  H01L29/163
F-Term (24):
5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045AC01 ,  5F045AD09 ,  5F045AF03 ,  5F045AF16 ,  5F045HA06 ,  5F052DA01 ,  5F052DA03 ,  5F052EA11 ,  5F052EA15 ,  5F052FA19 ,  5F052GA01 ,  5F052GB03 ,  5F052GB04 ,  5F052GB07 ,  5F052GC03 ,  5F052HA01 ,  5F052HA03 ,  5F052JA01 ,  5F052KA01 ,  5F052KA05 ,  5F052KA10
Patent cited by the Patent:
Cited by examiner (8)
Show all
Article cited by the Patent:
Cited by examiner (2)
  • 半導体シリコン結晶工学, 19930930, p.33-34
  • 半導体シリコン結晶工学, 19930930, p.33-34

Return to Previous Page