Pat
J-GLOBAL ID:200903002641217083

トレンチ型パワーMOSゲートデバイス

Inventor:
Applicant, Patent owner:
Agent (2): 谷 義一 ,  阿部 和夫
Gazette classification:公表公報
Application number (International application number):2003525887
Publication number (International publication number):2005524970
Application date: Sep. 03, 2002
Publication date: Aug. 18, 2005
Summary:
本発明は、トレンチ型低電圧MOSFETの製造の複雑性を低減し、かつまたRDSONをも低下させるようにしたトレンチ型パワーMOSゲートデバイスを提供するもので、コンタクト26の周囲に複数の自己整合ソース9を有するトレンチ型パワーMOSゲートデバイスを提供する。
Claim (excerpt):
N-ドリフト領域及び該N-ドリフト領域の頂部に設けられたP型チャネルを有するシリコンダイと、 該シリコンダイの頂部内側に向けて設けられ、かつ前記シリコンダイを通って前記N-ドリフト領域内まで直角に延在し、壁上にゲート誘電体を有し、かつ導電性ポリシリコン充填物で前記シリコンダイの頂部の表面下方の高さまで充填された間隔を有する複数のトレンチと、 前記導電性ポリシリコン充填物の各々の頂部に設けられ、かつ少なくとも前記頂部まで前記トレンチを充填している酸化膜プラグと、 前記トレンチの壁の頂部内側に設けられ、かつ前記トレンチの頂部に短い横延長部を有し、所定の深さで前記導電性ポリシリコン充填物の頂部下方に広がり、互いに間隔を有するN+ソース拡散部と、 前記シリコンダイの頂部を覆うとともに、前記N+ソース領域の頂部表面に接触し、かつ該N+ソース領域間の前記Pチャネル領域に接触しているソース電極と を備えたことを特徴とするトレンチ型パワーMOSゲートデバイス。
IPC (2):
H01L29/78 ,  H01L21/336
FI (4):
H01L29/78 653A ,  H01L29/78 655F ,  H01L29/78 658F ,  H01L29/78 658D
Patent cited by the Patent:
Cited by applicant (7)
Show all
Cited by examiner (8)
Show all

Return to Previous Page