Pat
J-GLOBAL ID:200903002772431633

電子配列の製作方法

Inventor:
Applicant, Patent owner:
Agent (3): 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
Gazette classification:公表公報
Application number (International application number):2006506646
Publication number (International publication number):2006520101
Application date: Feb. 26, 2004
Publication date: Aug. 31, 2006
Summary:
本発明の装置は、有機半導体材料の薄膜トランジスタを有する。この半導体材料は、第1の保護層、およびその後のフォトレジストの設置によって、パターン化される。本発明のトランジスタ(A)は、従来技術のトランジスタ(B、C)に比べて、極めてリーク電流が小さく、閾値電圧の低いことが結果として示されている。
Claim (excerpt):
有機半導体材料を有する活性層を備える薄膜トランジスタを有する電子配列を製作する方法であって、 当該方法は、 前記有機半導体材料または該有機半導体材料の前駆体材料を有する前記活性層を、基板上に設置するステップと、 前記保護層を前記活性層上に設置するステップと、 フォトレジストを設置し、露光し、定着させるステップと、 前記保護層および前記活性層を、前記フォトレジストのパターンと合致するようにパターン化するステップと、 を有する方法。
IPC (4):
H01L 29/786 ,  H01L 51/05 ,  H01L 51/40 ,  H01L 51/30
FI (5):
H01L29/78 618B ,  H01L29/78 619A ,  H01L29/28 100A ,  H01L29/28 310K ,  H01L29/28 280
F-Term (16):
5F110AA06 ,  5F110AA08 ,  5F110BB01 ,  5F110CC03 ,  5F110EE02 ,  5F110FF01 ,  5F110GG05 ,  5F110GG25 ,  5F110GG42 ,  5F110HK02 ,  5F110HK32 ,  5F110NN03 ,  5F110NN04 ,  5F110NN27 ,  5F110NN36 ,  5F110QQ01
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page