Pat
J-GLOBAL ID：200903003935262288

第2レベルのキャシュメモリとしてDRAMアレイを用いる方法及び構成

Inventor：
リュング、ウィング

About リュング、ウィング

, 
スー、フー-チア

About スー、フー-チア


Applicant, Patent owner：
モノリシック・システム・テクノロジー・インコーポレイテッド

About モノリシック・システム・テクノロジー・インコーポレイテッド


Agent (1)： 大島 陽一
Gazette classification：公表公報
Application number (International application number)：1996516929
Publication number (International publication number)：1999511872
Application date： Nov. 20, 1995
Publication date： Oct. 12, 1999
Summary：
【要約】コンピュータシステム(200)内で第2レベルのキャシュメモリとしてDRAMメモリアレイ(213)を用いる方法及び構成が開示されている。このコンピュータシステムは、中央処理ユニット(CPU)(201)と、第1レベルのSRAMキャシュメモリ(202)と、CPUバス(204)と、CPUバスに接続されたDRAMアレイ(317)を含む第2レベルのキャシュメモリ(213)とを含む。ある実施例では、DRAMアレイは、CPUバスのクロック信号よりも高い周波数で動作する。他の実施例では、拡張されたデータバスがDRAMアレイに提供されている。これら2つの実施例は、DRAMアレイのデータ速度を増加させ、DRAMアレイをプレチャージするための別個の時間を提供する。その結果、DRAMのプレチャージは、CPUバスに対して透明(トランスペアレント)となる。
Claim (excerpt)：
コンピュータシステムであって、 中央処理ユニット(CPU)と、 前記CPUと一体形成された少なくとも1つのスタティックランダムアクセスメモリ(SRAM)キャッシュメモリと、 前記CPUに接続されたバスと、 前記バスに接続された次のレベルのキャッシュメモリとを有し、 前記次のレベルのキャッシュメモリが、少なくとも1つのダイナミックランダムアクセスメモリ(DRAM)アレイを有することを特徴とするコンピュータシステム。
IPC (3)：
G06F 12/08 ,  G11C 11/401 ,  G11C 11/41
FI (4)：
G06F 12/08 F ,  G06F 12/08 E ,  G11C 11/34 Z ,  G11C 11/34 371 Z
Patent cited by the Patent：
Cited by applicant (17)
  • 特開平3-094182
  • 特開昭63-244389
  • 特開平2-116088
Show all

Return to Previous Page

TOP

BOTTOM