Pat
J-GLOBAL ID：200903006325540030

半導体装置の製造方法

Inventor：
竹中 敏

About 竹中 敏


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
Gazette classification：公開公報
Application number (International application number)：2005008729
Publication number (International publication number)：2005117069
Application date： Jan. 17, 2005
Publication date： Apr. 28, 2005
Summary：
【課題】 オフセット構造のTFTやLDD構造のTFTからなるCMOS型駆動回路を備えた従来の液晶パネルにおいては、Pチャネル型TFTとNチャネル型TFTの特性がアンバランスであり駆動回路の性能が低下するという問題点があった。【解決手段】 オフセット構造のTFTではPチャネル型TFTのオフセット長LoffPをNチャネル型TFTのオフセット長LoffNよりも大きく、またLDD構造のTFTでは低濃度領域の幅LLDDをNチャネル型TFTよりもPチャネル型 TFTの方を大きく設計するようにした。【選択図】 図2
Claim (excerpt)：
絶縁膜を介して第1ゲート電極に対向する第1半導体層に選択的にP型不純物を注入してP型領域を形成する工程と、 絶縁膜を介して第2ゲート電極に対向する第2半導体層に選択的にN型不純物を注入してN型領域を形成する工程と、 しかる後に、前記第1半導体層と前記第2半導体層を熱処理する工程と、を含み、 前記熱処理前の前記Pチャネル型薄膜トランジスタにおける前記第1ゲート電極と前記P型領域との距離を、前記熱処理前の前記Nチャネル型薄膜トランジスタにおける前記第2ゲート電極と前記N型領域との距離よりも大きく設定したことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L29/786 ,  H01L21/336
FI (3)：
H01L29/78 613A ,  H01L29/78 616A ,  H01L29/78 617A
F-Term (30)：
5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110BB05 ,  5F110CC02 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE44 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL23 ,  5F110HM14 ,  5F110HM15 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110PP01 ,  5F110PP03 ,  5F110QQ11 ,  5F110QQ25
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (18)
Show all

Return to Previous Page

TOP

BOTTOM