Pat

J-GLOBAL ID：200903007284541286

表示装置及びその作製方法

Inventor： 藤川 最史 ,  細谷 邦雄
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：2006298961
Publication number (International publication number)：2007165860
Application date： Nov. 02, 2006
Publication date： Jun. 28, 2007
Summary：

【課題】表示装置において、低抵抗材料を配線に用いることが望まれてきたが、これまでは、有効な配線形成の手段が存在しなかった。【解決手段】第1の導電膜を形成し、第1の導電膜上に選択的にレジストを形成し、第1の導電膜及びレジスト上に第2の導電膜を形成し、レジストを除去すると共にレジスト上に形成された第2の導電膜を除去し、第1の導電膜上に形成された第2の導電膜を覆うように第3の導電膜を形成し、第1の導電膜及び第3の導電膜を選択的にエッチングし、複数の配線及び電極を形成する。これにより、大型パネルに低抵抗材料を用いた配線を形成することができるため、信号遅延等の問題を解決できる。【選択図】図1

Claim (excerpt)：

第1の導電膜を形成し、 前記第1の導電膜上に選択的にレジストを形成し、 前記第1の導電膜及び前記レジスト上に第2の導電膜を形成し、 前記レジストを除去することで前記レジスト上に形成された第2の導電膜を除去し、 前記第1の導電膜上に形成された前記第2の導電膜を覆うように第3の導電膜を形成し、 前記第1の導電膜及び前記第3の導電膜を選択的にエッチングし、複数の配線及び電極を形成することを特徴とする表示装置の作製方法。

IPC (7)：

H01L 21/320 ,  H01L 23/52 ,  H01L 29/786 ,  H01L 21/336 ,  G02F 1/134 ,  G02F 1/136 ,  G09F 9/30

FI (11)：

H01L21/88 G ,  H01L21/88 R ,  H01L29/78 612C ,  H01L29/78 612D ,  H01L29/78 627C ,  H01L29/78 617J ,  H01L29/78 617L ,  G02F1/1343 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/30 338

F-Term (125)：

2H092GA25 ,  2H092GA27 ,  2H092GA34 ,  2H092GA42 ,  2H092HA06 ,  2H092HA12 ,  2H092HA18 ,  2H092JA24 ,  2H092JA37 ,  2H092JA41 ,  2H092JB24 ,  2H092JB33 ,  2H092KA18 ,  2H092KB04 ,  2H092MA04 ,  2H092MA13 ,  2H092NA28 ,  5C094AA13 ,  5C094AA14 ,  5C094AA21 ,  5C094AA31 ,  5C094BA03 ,  5C094BA27 ,  5C094BA43 ,  5C094DB04 ,  5C094EA04 ,  5C094EA10 ,  5C094FB12 ,  5C094GB10 ,  5C094JA09 ,  5F033GG03 ,  5F033GG04 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH22 ,  5F033HH27 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ08 ,  5F033JJ35 ,  5F033JJ38 ,  5F033MM08 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ41 ,  5F033QQ58 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR20 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033VV06 ,  5F033VV15 ,  5F033WW00 ,  5F033XX10 ,  5F033XX20 ,  5F033XX27 ,  5F110AA03 ,  5F110BB01 ,  5F110CC02 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE15 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF07 ,  5F110GG13 ,  5F110GG15 ,  5F110GG24 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HK07 ,  5F110HK09 ,  5F110HK21 ,  5F110HK25 ,  5F110HK27 ,  5F110HM15 ,  5F110HM19 ,  5F110NN02 ,  5F110NN03 ,  5F110NN12 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ01 ,  5F110QQ04 ,  5F110QQ09 ,  5F110QQ14

Patent cited by the Patent：

Cited by applicant (1)

• 半導体集積回路の配線の製造方法
  Gazette classification：公開公報   Application number：特願平9-201829   Applicant：日本電気株式会社

Cited by examiner (9)

• 多層配線の形成方法
  Gazette classification：公開公報   Application number：特願平3-229106   Applicant：三洋電機株式会社
• 特開昭63-073645
  
• 微細配線形成方法
  Gazette classification：公開公報   Application number：特願2002-259022   Applicant：株式会社村田製作所
• 製造に適した、低誘電性、低配線抵抗かつ高性能ICを達成するための新規なプロセス技術
  Gazette classification：公表公報   Application number：特願平8-519801   Applicant：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
• 薄膜トランジスタマトリックスの製造方法
  Gazette classification：公開公報   Application number：特願平4-232518   Applicant：富士通株式会社
• スイッチング素子アレイおよびそれを用いた表示装置
  Gazette classification：公開公報   Application number：特願平6-291849   Applicant：シャープ株式会社
• CSPにおける抵抗素子およびCSPを備えた半導体装置
  Gazette classification：公開公報   Application number：特願2002-084243   Applicant：株式会社リコー
• 特開平4-027125
  
• フリップチップ方式の液晶表示素子
  Gazette classification：公開公報   Application number：特願平7-101214   Applicant：株式会社日立製作所