Pat

J-GLOBAL ID：200903007433919602

積層チップ形成部材及び積層チップ電子部品の製造方法

Inventor： 森本 圭一 ,  川上 義雄 ,  遠藤 精一 ,  佐々木 英樹 ,  新妻 仁洋
Applicant, Patent owner： TDK株式会社
Agent (12)： 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  臼井 伸一 ,  藤野 育男 ,  越智 隆夫 ,  本宮 照久 ,  高梨 憲通 ,  朝日 伸光 ,  高橋 誠一郎 ,  吉澤 弘司 ,  松井 孝夫
Gazette classification：公開公報
Application number (International application number)：2003333041
Publication number (International publication number)：2005101265
Application date： Sep. 25, 2003
Publication date： Apr. 14, 2005
Summary：

【課題】 大電流に使用可能な積層チップ形成部材及び当該積層チップ形成部材を積層した積層チップ電子部品の製造方法を提供すること。【解決手段】 第1の電気特性を有する第1の部材の表面に第2の電気特性を有する第2の部材を形成する工程と、第3の電気特性を有し前記第2の部材に導通する第3の部材を前記第2の部材の上面に形成する工程と、前記第1の部材、前記第2の部材及び前記第3の部材を覆うようにスラリー状材料を塗布して第4の電気特性を有する第4の部材を形成する重層工程と、前記第4の部材を乾燥させる乾燥工程と、前記第3の部材の上面及び前記第4の部材の上面が同一の平面上に延在するように前記第4の部材を研磨する研磨工程とを有する積層チップ形成部材及び当該積層チップ形成部材を積層した積層チップ電子部品の製造方法【選択図】 図1

Claim (excerpt)：

第1の電気特性を有する第1の部材の表面に第2の電気特性を有する第2の部材を形成する工程と、第3の電気特性を有し前記第2の部材に導通する第3の部材を前記第2の部材の上面に形成する工程と、前記第1の部材、前記第2の部材及び前記第3の部材を覆うようにスラリー状材料を塗布して第4の電気特性を有する第4の部材を形成する重層工程と、前記第4の部材を乾燥させる乾燥工程と、前記第3の部材の上面及び前記第4の部材の上面が同一の平面上に延在するように前記第4の部材を研磨する研磨工程と、を有することを特徴とする積層チップ形成部材の製造方法。

IPC (1)：

H01F41/04

FI (1)：

H01F41/04 B

F-Term (1)：

5E062DD04

Patent cited by the Patent：

Cited by applicant (3)

• セラミック積層体の製法
  Gazette classification：公開公報   Application number：特願2001-298545   Applicant：京セラ株式会社
• 特許第3138789号公報(段落番号〔0007〕〜〔0012〕、図1)
  
• 電子部品の製造方法および装置
  Gazette classification：公開公報   Application number：特願2001-092677   Applicant：ティーディーケイ株式会社

Cited by examiner (4)

• 薄膜多層配線基板の製造方法
  Gazette classification：公開公報   Application number：特願平6-027962   Applicant：株式会社東芝
• セラミック多層基板及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-280111   Applicant：松下電器産業株式会社
• セラミック電子部品の製造方法
  Gazette classification：公開公報   Application number：特願平10-165167   Applicant：株式会社村田製作所
• セラミック多層基板の製造方法
  Gazette classification：公開公報   Application number：特願平11-307083   Applicant：株式会社村田製作所