Pat
J-GLOBAL ID:200903010496545355

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 安藤 淳二 (外1名)
Gazette classification:公開公報
Application number (International application number):1998332802
Publication number (International publication number):2000164634
Application date: Nov. 24, 1998
Publication date: Jun. 16, 2000
Summary:
【要約】【課題】 絶縁基板表面にパッドを有する導電パターンを設けて回路基板を形成し、このパッドに半導体チップ表面の電極部を対向配置して電気接続し、回路基板上に半導体チップを実装固着してなる半導体装置において、回路基板上への半導体チップの実装が簡単で高品質な半導体装置を提供すること。【解決手段】 絶縁基板本体7表面に一体成形により凸部8を立設して絶縁基板1を形成し、この凸部8上端部に前記パッド2を設けて回路基板4を形成する。
Claim (excerpt):
絶縁基板表面にパッドを有する導電パターンを設けて回路基板を形成し、このパッドに半導体チップ表面の電極部を対向配置して電気接続し、回路基板上に半導体チップを実装固着してなる半導体装置において、絶縁基板本体表面に一体成形により凸部を立設して絶縁基板を形成し、この凸部上端部に前記パッドを設けて回路基板を形成していることを特徴とする半導体装置。
IPC (4):
H01L 21/60 311 ,  H01L 23/36 ,  H05K 1/18 ,  H05K 3/34 501
FI (4):
H01L 21/60 311 S ,  H05K 1/18 L ,  H05K 3/34 501 D ,  H01L 23/36 C
F-Term (47):
5E319AA03 ,  5E319AB05 ,  5E319AC11 ,  5E319AC15 ,  5E319BB16 ,  5E319CC61 ,  5E319GG09 ,  5E319GG15 ,  5E336AA04 ,  5E336BB15 ,  5E336BC25 ,  5E336BC26 ,  5E336BC28 ,  5E336CC55 ,  5E336EE01 ,  5E336EE07 ,  5E336EE12 ,  5E336GG03 ,  5E336GG09 ,  5F036AA01 ,  5F036BA01 ,  5F036BA04 ,  5F036BA10 ,  5F036BA24 ,  5F036BA26 ,  5F036BB01 ,  5F036BB21 ,  5F036BB35 ,  5F036BB41 ,  5F036BB45 ,  5F036BC05 ,  5F036BC33 ,  5F036BE09 ,  5F044KK02 ,  5F044KK04 ,  5F044KK06 ,  5F044KK07 ,  5F044KK12 ,  5F044KK13 ,  5F044KK17 ,  5F044KK18 ,  5F044KK19 ,  5F044KK23 ,  5F044LL09 ,  5F044LL11 ,  5F044LL13 ,  5F044LL15
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page