Pat
J-GLOBAL ID：200903013095951546

半導体装置及び半導体装置の製造方法

Inventor：
山口 泰男

About 山口 泰男

, 
山本 秀和

About 山本 秀和


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999197360
Publication number (International publication number)：2001024200
Application date： Jul. 12, 1999
Publication date： Jan. 26, 2001
Summary：
【要約】【課題】 SOI層の内部に混入した重金属不純物をゲッタリングにより除去することを可能とし、耐圧や信頼性の向上を実現し得る半導体装置を得る。【解決手段】 半導体装置50は、ドレイン領域8及びソース領域9が形成されている部分のSOI層4の主面内において、ゲート絶縁膜6及び素子分離絶縁膜11に接触しないように選択的に埋め込み形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域17,18を備えている。また、半導体装置50は、層間絶縁膜12の上面とポリシリコン領域17,18の上面との間で層間絶縁膜12内を貫通して形成され、ゲッタリングサイトとしての機能を有するポリシリコンプラグによって内部が充填されたコンタクトホール13,15を備えている。
Claim (excerpt)：
半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するSOI基板と、前記SOI基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、前記トランジスタ上に形成された層間絶縁膜と、前記ソース・ドレイン領域が形成されている部分の前記半導体層の前記主面内において、前記ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と、前記層間絶縁膜の上面と前記多結晶半導体領域の上面との間で前記層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールとを備える半導体装置。
IPC (4)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/322 ,  H01L 21/762
FI (5)：
H01L 29/78 627 Z ,  H01L 21/322 P ,  H01L 21/322 J ,  H01L 21/76 D ,  H01L 29/78 621
F-Term (31)：
5F032AA03 ,  5F032AA09 ,  5F032AC04 ,  5F032CA17 ,  5F032DA16 ,  5F032DA43 ,  5F110AA06 ,  5F110AA11 ,  5F110AA26 ,  5F110AA30 ,  5F110DD05 ,  5F110DD13 ,  5F110EE32 ,  5F110GG02 ,  5F110GG12 ,  5F110GG24 ,  5F110GG25 ,  5F110GG28 ,  5F110GG34 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ14 ,  5F110HJ16 ,  5F110HK14 ,  5F110HK50 ,  5F110HL03 ,  5F110HL08 ,  5F110HL11 ,  5F110HL14 ,  5F110QQ04 ,  5F110QQ28
Patent cited by the Patent：
Cited by applicant (9)
Show all
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM