Pat
J-GLOBAL ID:200903015776851950
半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
Inventor:
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1998251675
Publication number (International publication number):2000156504
Application date: Sep. 04, 1998
Publication date: Jun. 06, 2000
Summary:
【要約】【課題】 本発明は、再現性が高くTFTの安定性を向上し、生産性の高いLDD構造を備えた半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。【解決手段】 上記目的を解決するため、本発明は、回路構成の必要に応じて適宜第2のマスクのマスク設計を決定することにより、TFTのチャネル形成領域の両側または片側に、所望のLDD領域を形成することができる。
Claim (excerpt):
絶縁表面上にゲート配線と、前記ゲート配線に接するゲート絶縁膜と、前記ゲート配線上に前記ゲート絶縁膜を介して設けられたチャネル形成領域と、前記チャネル形成領域に接する低濃度不純物領域と、前記低濃度不純物領域に接する高濃度不純物領域と、前記チャネル形成領域に接する保護膜と、前記保護膜に接して3価または5価の不純物が添加された有機樹脂とを有していることを特徴とする半導体素子からなる半導体回路を備えた半導体装置。
IPC (3):
H01L 29/786
, H01L 21/336
, G09F 9/33
FI (5):
H01L 29/78 616 A
, G09F 9/33 K
, H01L 29/78 617 M
, H01L 29/78 619 A
, H01L 29/78 627 G
F-Term (22):
5C094AA13
, 5C094AA25
, 5C094AA37
, 5C094AA42
, 5C094AA43
, 5C094AA48
, 5C094AA53
, 5C094BA03
, 5C094BA43
, 5C094CA19
, 5C094DA09
, 5C094DA13
, 5C094DB04
, 5C094EA04
, 5C094EA07
, 5C094FA01
, 5C094FB01
, 5C094FB14
, 5C094FB16
, 5C094GB00
, 5C094HA08
, 5C094JA20
Patent cited by the Patent:
Cited by examiner (7)
-
特開昭58-134476
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平5-299886
Applicant:パラダイムテクノロジー,インコーポレイテッド, 日本鋼管株式会社
-
半導体装置の作製方法
Gazette classification:公開公報
Application number:特願平9-040141
Applicant:株式会社半導体エネルギー研究所
-
薄膜トランジスタの製造方法
Gazette classification:公開公報
Application number:特願平6-030826
Applicant:カシオ計算機株式会社
-
アクティブマトリクス基板
Gazette classification:公開公報
Application number:特願平8-317593
Applicant:日本電気株式会社
-
逆スタッガ型薄膜トランジスタおよびその製造方法
Gazette classification:公開公報
Application number:特願平4-226235
Applicant:シャープ株式会社
-
表示用薄膜半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-104746
Applicant:ソニー株式会社
Show all
Return to Previous Page