Pat
J-GLOBAL ID：200903015969219665

記憶素子及びメモリ

Inventor：
大場 和博

About 大場 和博

, 
細見 政功

About 細見 政功


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (2)： 角田 芳末 ,  磯山 弘信
Gazette classification：公開公報
Application number (International application number)：2004354425
Publication number (International publication number)：2006165265
Application date： Dec. 07, 2004
Publication date： Jun. 22, 2006
Summary：
【課題】 スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。【解決手段】 情報を磁性体の磁化状態により保持する記憶層17の上下に、中間層16,18を介して磁化固定層31,32が設けられ、それぞれの中間層16,18がいずれも絶縁層から成り、記憶層17の上下の磁化固定層31,32のそれぞれ記憶層17に最も近い強磁性層15,19の磁化M15,M19の向きが互いに反対向きであり、記憶層17の上下2つの中間層16,18の面積抵抗値が異なり、積層方向に電流を流すことにより記憶層17の磁化M1の向きが変化して、記憶層に情報が記録される記憶素子3を構成する。【選択図】 図2
Claim (excerpt)：
情報を磁性体の磁化状態により保持する記憶層を有し、 前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、 それぞれの前記中間層がいずれも絶縁層から成り、 前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、 積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、 前記記憶層の上下2つの前記中間層の面積抵抗値が異なる ことを特徴とする記憶素子。
IPC (5)：
H01L 43/08 ,  G11C 11/15 ,  H01F 10/16 ,  H01L 27/105 ,  H01L 21/824
FI (4)：
H01L43/08 Z ,  G11C11/15 112 ,  H01F10/16 ,  H01L27/10 447
F-Term (4)：
5E049AA01 ,  5E049AA04 ,  5E049BA06 ,  5F083FZ10
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM