Pat
J-GLOBAL ID:200903018926272499

半導体基板とその作製方法

Inventor:
Applicant, Patent owner:
Agent (1): 丸島 儀一
Gazette classification:公開公報
Application number (International application number):1999183326
Publication number (International publication number):2000082679
Application date: Jun. 29, 1999
Publication date: Mar. 21, 2000
Summary:
【要約】【課題】 CZバルクウエハに起因するCOP等の欠陥のない、あるいは、非常に少ない単結晶シリコン層を有する半導体基板を作製する。【解決手段】 SOI基板の作製方法において、フローティング・ゾーン法(FZ法)により作製したSi基体21を用意する工程と、該Si基体21の該主表面側から酸素をイオン注入し、該Si基体中にイオン注入層24を形成する工程と、該Si基体を熱処理して、該種表面側の単結晶Si層の下方に埋め込まれた酸化Si層25を形成する埋め込み酸化Si層形成工程とを有する。
Claim (excerpt):
単結晶シリコン基板を用意する工程、該単結晶シリコン基板にイオンを打ち込み、イオン注入層を形成するイオン注入工程、及び該単結晶シリコン基板を熱処理し、該単結晶シリコン基板内部に埋め込み絶縁膜を形成する工程を有する半導体基板の作製方法において、該単結晶シリコン基板がFZ法により作製されており、且つ、該イオン注入工程に先だって、該単結晶シリコン基板上に保護層を形成し、該保護層側からイオンを打ち込むことを特徴とする半導体基板の作製方法。
IPC (2):
H01L 21/265 ,  H01L 27/12
FI (3):
H01L 21/265 J ,  H01L 27/12 E ,  H01L 21/265 H
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page