Pat
J-GLOBAL ID:200903020193543002

相変換記憶素子及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 志賀 正武 ,  渡邊 隆
Gazette classification:公開公報
Application number (International application number):2003362078
Publication number (International publication number):2004158852
Application date: Oct. 22, 2003
Publication date: Jun. 03, 2004
Summary:
【課題】 相変換記憶素子及びその製造方法を提供する。 【解決手段】 この記憶素子は半導体基板上に形成された下部電極と、下部電極上に形成された相変換パターンと、相変換パターン上に形成された上部電極と、を含む。上部電極は前記下部電極の上部に下部電極に向かうチップを有する。この記憶素子の製造方法は、下部電極に向かうデントを有する相変換膜上に導電膜を形成することによって下部電極に向かうチップを有する上部電極を形成する。したがって、上部電極のチップに向けて電界が集中することによって相変換膜を通じて流れる電流の密度を高めることができる。【選択図】 図6
Claim (excerpt):
半導体基板上に形成された下部電極と、 前記下部電極上に形成された相変換パターンと、 前記相変換パターン上に形成された上部電極と、を含み、 前記上部電極は前記下部電極の上部に前記下部電極に向かうチップを有することを特徴とする相変換記憶素子。
IPC (3):
H01L27/10 ,  G11C13/00 ,  H01L45/00
FI (3):
H01L27/10 451 ,  G11C13/00 A ,  H01L45/00 A
F-Term (6):
5F083FZ10 ,  5F083JA05 ,  5F083JA40 ,  5F083JA56 ,  5F083JA60 ,  5F083PR40
Patent cited by the Patent:
Cited by applicant (1)
  • 米国特許第6,117,720号明細書
Cited by examiner (8)
Show all

Return to Previous Page