Pat
J-GLOBAL ID:200903021738931443
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
吉田 稔 (外2名)
Gazette classification:公開公報
Application number (International application number):1999107848
Publication number (International publication number):2000299405
Application date: Apr. 15, 1999
Publication date: Oct. 24, 2000
Summary:
【要約】【課題】 半導体チップの回路素子が適切に保護され、かつ半導体チップのサイズにより近づけられた半導体装置を作業効率良くコスト的に有利に提供できるようにする。【解決手段】 個々の半導体装置1となる領域Aが複数設けられ、かつ各領域Aのそれぞれに、回路素子およびこれに導通する端子パッド20が設けられたウエハWfを用いて半導体装置1を製造する方法において、ウエハWf上に各端子パッド20に導通する複数の突起4を形成する工程と、各突起4が埋設されるようにして、かつ各突起4の先端面とその表面が面一または略面一となるようにして未硬化樹脂層5aを形成する工程と、未硬化樹脂層5aを硬化・収縮させて硬化樹脂層5とするとともに、各突起4の先端部を硬化樹脂層5の表面から突出させて、バンプ状端子部40を形成する工程と、ウエハWfを各領域A毎に分画して個々の半導体装置1とする工程と、を含む。
Claim (excerpt):
個々の半導体装置となる領域が複数設けられ、かつ上記各領域のそれぞれに、回路素子およびこれに導通する端子パッドが設けられたウエハを用いて半導体装置を製造する方法であって、上記ウエハ上に上記各端子パッドに導通する複数の突起を形成する工程と、上記各突起が埋設されるようにして、かつ上記各突起の先端面とその表面が面一または略面一となるようにして未硬化樹脂層を形成する工程と、上記未硬化樹脂層を硬化・収縮させて硬化樹脂層とするとともに、上記各突起の先端部を上記硬化樹脂層の表面から突出させて、バンプ状端子部を形成する工程と、上記ウエハを上記各領域毎に分画して個々の半導体装置とする工程と、を含むことを特徴とする、半導体装置の製造方法。
IPC (5):
H01L 23/12
, B41M 1/12
, H01L 21/60
, H01L 23/29
, H01L 23/31
FI (4):
H01L 23/12 L
, B41M 1/12
, H01L 21/92 604 Z
, H01L 23/30 D
F-Term (14):
2H113AA01
, 2H113BA10
, 2H113BA14
, 2H113BB10
, 2H113BB22
, 2H113BB33
, 2H113CA17
, 2H113DA04
, 2H113DA56
, 4M109AA01
, 4M109CA10
, 4M109DA04
, 4M109DB15
, 4M109DB17
Patent cited by the Patent:
Cited by examiner (5)
-
樹脂封止型半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平5-304184
Applicant:株式会社東芝
-
半導体パッケージ及びその製造方法
Gazette classification:公開公報
Application number:特願平7-219111
Applicant:松下電工株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平10-160686
Applicant:沖電気工業株式会社
Show all
Return to Previous Page