Pat

J-GLOBAL ID：200903022229953620

半導体装置及びその製造方法

Inventor： 林 重徳 ,  三橋 理一郎
Applicant, Patent owner： 松下電器産業株式会社 ,  インターウニベルシテール マイクロ エレクトロニカ ツェントラム フェーゼットウェー
Agent (13)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  米田 圭啓 ,  関 啓 ,  杉浦 靖也
Gazette classification：公開公報
Application number (International application number)：2005170208
Publication number (International publication number)：2006344836
Application date： Jun. 09, 2005
Publication date： Dec. 21, 2006
Summary：

【課題】フルシリサイドゲート又はメタルゲートを用いたCMOSトランジスタ構造であって、特にフェルミ・レベル・ピニング現象の原因となる高誘電率材料とゲート電極材料との反応を抑制して所望の仕事関数を得られるようにし、且つ均一性及び歩留まりを高くできるようにする。 【解決手段】 CMOS型の半導体装置は、Siからなる基板101の上に順次形成され、HfSiONからなるゲート絶縁膜104A及び全体がニッケルシリサイドからなるゲート電極106Bを有するn型トランジスタと、HfSiONからなるゲート絶縁膜104A及び全体がニッケルシリサイドからなるゲート電極106Dを有するp型トランジスタとを備えている。p側のゲート電極106Cの金属濃度は、n側のゲート電極106Bの金属濃度よりも高くなるように設定されている。【選択図】 図1

Claim (excerpt)：

半導体領域の上に順次形成され、高誘電率材料からなる第1のゲート絶縁膜及び全体が金属によりシリサイド化された第1のゲート電極を有するn型トランジスタと、 前記半導体領域の上に順次形成され、前記高誘電率材料からなる第2のゲート絶縁膜及び全体が前記金属によりシリサイド化された第2のゲート電極を有するp型トランジスタとを備え、 前記金属の仕事関数の値がシリコンの電子のエネルギー準位におけるフェルミレベルよりも大きい場合には、前記第2のゲート電極の金属濃度は、前記第1のゲート電極の金属濃度よりも高く設定され、一方、前記金属の仕事関数の値がシリコンのフェルミレベルよりも小さい場合には、前記第2のゲート電極の金属濃度は、前記第1のゲート電極の金属濃度よりも低く設定されていることを特徴とする半導体装置。

IPC (5)：

H01L 27/092 ,  H01L 21/823 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49

FI (4)：

H01L27/08 321D ,  H01L21/28 301R ,  H01L21/28 301S ,  H01L29/58 G

F-Term (35)：

4M104AA01 ,  4M104BB06 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104BB27 ,  4M104BB29 ,  4M104BB36 ,  4M104BB38 ,  4M104BB40 ,  4M104CC05 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD84 ,  4M104EE02 ,  4M104EE14 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AC03 ,  5F048BA02 ,  5F048BB06 ,  5F048BB08 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BC06 ,  5F048BE03 ,  5F048BF15 ,  5F048BG13 ,  5F048DA23

Patent cited by the Patent：

Cited by examiner (9)

• 半導体装置の製法
  Gazette classification：公開公報   Application number：特願平10-242059   Applicant：テキサスインスツルメンツインコーポレイテツド
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2003-307144   Applicant：株式会社半導体先端テクノロジーズ
• 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2002-322094   Applicant：株式会社東芝
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2003-005395   Applicant：富士通株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2003-185833   Applicant：株式会社半導体先端テクノロジーズ
• CMOSトランジスタの製造方法
  Gazette classification：公開公報   Application number：特願2004-349278   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2002-344226   Applicant：株式会社東芝
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2005-167903   Applicant：株式会社ルネサステクノロジ, 独立行政法人産業技術総合研究所
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2004-190589   Applicant：株式会社ルネサステクノロジ

Article cited by the Patent：

Cited by examiner (1)

• "Dual Workfunction Ni-Silicide/HfSiON Gate Stacks by Phase-Controlled Full-Silicidation (PC-FUSI) Te