Pat
J-GLOBAL ID:200903024374377444

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 伊藤 洋二 (外1名)
Gazette classification:公開公報
Application number (International application number):1997274678
Publication number (International publication number):1999111878
Application date: Oct. 07, 1997
Publication date: Apr. 23, 1999
Summary:
【要約】【課題】 キャップと加速度センサとの位置ズレを防止すると共に、不活性ガス充填あるいは真空封止を良好に行える半導体装置を提供する。【解決手段】 センサ基板31とキャップ基板32の位置合わせを行うと共に、センサ基板31とキャップ基板32との間を昇華材33で仮固定する。このとき、センサ基板31とキャップ基板32との間に所定の隙間が空くようにする。このように、仮固定した状態でセンサ基板31とキャップ基板32を接合チャンバー内に移動させ、センサ基板31とキャップ基板32とを接合する。このように、仮固定した状態でセンサ基板31とキャップ基板32を接合チャンバー内に移動させているため、センサ基板31とキャップ基板32の位置ズレが発生しない。そして、センサ基板31とキャップ基板32との間に所定の隙間が空くようにしているため、不活性ガス充填や真空封止が良好に行うようにすることができる。
Claim (excerpt):
第1の半導体基板(31)と第2の半導体基板(32)とを接合して一体とする半導体装置の製造方法であって、前記第1の半導体基板(31)と第2の半導体基板(32)を位置合わせを行うと共に、前記第1、第2の半導体基板(31、32)とを支持材(33)にて仮固定する第1工程と、前記仮固定が行われた状態で、接合チャンバー内に前記第1、第2の半導体基板(31、32)を移動させる第2工程と、前記接合チャンバー内にて前記支持体(33)を溶融あるいは昇華させると共に、前記第1、第2の半導体基板(31、32)とを接合する第3工程と、を備えたことを特徴とする半導体装置の製造方法。
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (3)

Return to Previous Page