Pat
J-GLOBAL ID:200903028473762142
成膜方法及び熱処理装置
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
浅井 章弘
Gazette classification:公開公報
Application number (International application number):2003324470
Publication number (International publication number):2005093677
Application date: Sep. 17, 2003
Publication date: Apr. 07, 2005
Summary:
【課題】 不純物の突き抜けを防止することが可能な絶縁層を形成することができる成膜方法を提供する。【解決手段】 表面にSiO2 膜、或いはSiON膜よりなるベース膜が形成されている複数枚の被処理体Wに成膜を施す方法において、複数枚の被処理体を、所定の間隔を隔てて多段に収容した処理容器内にジクロロシラン、ヘキサクロロジシラン、テトラクロロシランよりなる群から選択されるいずれか1つの原料ガスとアンモニアガスとを交互に複数回繰り返し供給して低いプロセス温度にてベース膜上に薄いシリコン窒化膜を積層するように成膜する。これにより、積層シリコン窒化膜の膜質が改善されて、不純物の突き抜けを大幅に抑制する。【選択図】 図3
Claim (excerpt):
表面にSiO2 膜、或いはSiON膜よりなるベース膜が形成されている複数枚の被処理体に成膜を施す方法において、前記複数枚の被処理体を、所定の間隔を隔てて多段に収容した処理容器内にジクロロシラン、ヘキサクロロジシラン、テトラクロロシランよりなる群から選択されるいずれか1つの原料ガスとアンモニアガスとを交互に複数回繰り返し供給して低いプロセス温度にて前記ベース膜上に薄いシリコン窒化膜を積層するように成膜する積層工程を有することを特徴とする成膜方法。
IPC (3):
H01L21/318
, C23C16/34
, C23C16/455
FI (3):
H01L21/318 B
, C23C16/34
, C23C16/455
F-Term (19):
4K030AA06
, 4K030AA13
, 4K030BA40
, 4K030EA01
, 4K030EA03
, 4K030EA08
, 4K030JA10
, 4K030LA02
, 4K030LA12
, 4K030LA13
, 4K030LA14
, 4K030LA15
, 5F058BA05
, 5F058BC08
, 5F058BC11
, 5F058BF02
, 5F058BF23
, 5F058BF30
, 5F058BJ01
Patent cited by the Patent:
Cited by applicant (1)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2001-168789
Applicant:東京エレクトロン株式会社
Cited by examiner (5)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2001-168789
Applicant:東京エレクトロン株式会社
-
基板処理装置
Gazette classification:公開公報
Application number:特願2001-234841
Applicant:株式会社日立国際電気
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2002-014003
Applicant:株式会社日立国際電気
-
不揮発性半導体記憶装置およびその製造方法
Gazette classification:公開公報
Application number:特願2001-007885
Applicant:ソニー株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2002-158788
Applicant:科学技術振興事業団
Show all
Return to Previous Page