Pat
J-GLOBAL ID:200903028728637657

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1998162154
Publication number (International publication number):1999204791
Application date: Jun. 10, 1998
Publication date: Jul. 30, 1999
Summary:
【要約】【課題】 素子が微細化されても優れたプロセス安定性を有し、かつシリサイドが形成された領域での抵抗増大を抑制する。【解決手段】 シリコン基板1上に絶縁膜2、6によって区分されたシリコン領域4、7を形成する工程と、シリコン領域が形成された基板上に第1の金属及び第2の金属の混合膜8を形成する工程と、熱処理により第1の金属及び第2の金属とシリコン領域のシリコンとを反応させてシリコン領域の表面にのみ第1のシリサイド膜10を形成する工程と、第1のシリサイド膜10を窒化性の雰囲気で熱処理することにより第2のシリサイド膜11並びに第2のシリサイド膜11の表面又は第2のシリサイド膜11の表面及び結晶粒界に第2の金属及び窒素を主成分とする窒化物膜12を形成する工程とを有する。
Claim (excerpt):
基板主表面側の絶縁膜によって区分されたシリコン領域表面にのみ第1の金属及びシリコンを主成分とするシリサイド膜が形成され、このシリサイド膜の表面又はこのシリサイド膜の表面及びその結晶粒界に第2の金属及び窒素を主成分とする窒化物膜が形成されていることを特徴とする半導体装置。
IPC (2):
H01L 29/78 ,  H01L 21/28 301
FI (3):
H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 29/78 301 S
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page