半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：前田弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999291922
Publication number (International publication number)：2001111013
Application date： Oct. 14, 1999
Publication date： Apr. 20, 2001
Summary：

【要約】【課題】メモリとCMOSとの混載におけるゲート電極の低抵抗性,ゲートパターン精度及び容量絶縁膜等の信頼性を確保する。【解決手段】メモリ領域Rmemoにおいて、主ゲート部を第2ポリシリコン7のみにより構成し、低抵抗層であるシリサイド化領域28を制御ゲートの主ゲート部の中央部のみに設ける一方、主ゲート部の側面に熱酸化による酸化膜9を設けることで、制御ゲートの低抵抗性を維持しつつ、イオン注入によるトンネル絶縁膜3,容量絶縁膜5,酸化膜6等へのダメージをよく制止する。パッド部材である第3ポリシリコン19のパターニング時にCMOS領域Rmos におけるTEOS膜(上面保護膜)8が除去されているので、CMOS領域Rmos におけるゲート電極(第2ポリシリコン7)の形成時における寸法シフトが小さくなり、ゲート長などの寸法精度が確保される。

Claim (excerpt)：

半導体基板の一部に不揮発性半導体記憶装置のメモリセルを設けた半導体装置であって、上記メモリセルは、上記半導体基板内で互いに離間して形成された2つの不純物拡散層と、上記半導体基板の2つの不純物拡散層間の領域の上に設けられた情報保持層と、上記情報保持層の上に設けられ導体材料からなる主ゲート部と、上記主ゲート部の中央部の上に設けられ上記導体材料よりも低抵抗な材料からなる低抵抗層とを有するゲート電極と、上記主ゲート部の側面に設けられた熱酸化膜と、上記主ゲート部の両端部の上で上記低抵抗層を挟むように設けられた上面分離絶縁層と、上記熱酸化膜を挟むように上記上面分離絶縁層の外側面及び上記ゲート電極の側面に亘って設けられた絶縁体サイドウォールと、上記絶縁体サイドウォールの側方で上記2つの不純物拡散層にそれぞれ接続され、かつ、上記上面分離絶縁層の上まで延びて上面分離絶縁層の内側面とほぼ共通の面内に側面を有する2つのパッド部材とを備えていることを特徴とする半導体装置。

IPC (9)：

H01L 27/115 , H01L 21/28 301 , H01L 21/3205 , H01L 21/8234 , H01L 27/088 , H01L 27/10 481 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (6)：

H01L 21/28 301 D , H01L 27/10 481 , H01L 27/10 434 , H01L 21/88 Q , H01L 27/08 102 D , H01L 29/78 371

F-Term (62)：

4M104AA01 , 4M104BB18 , 4M104BB28 , 4M104CC01 , 4M104EE05 , 4M104EE09 , 4M104EE11 , 4M104EE17 , 4M104FF06 , 4M104FF21 , 4M104GG16 , 4M104HH04 , 4M104HH05 , 5F001AA01 , 5F001AB02 , 5F001AC01 , 5F001AD11 , 5F001AG12 , 5F033HH08 , 5F033JJ19 , 5F033JJ28 , 5F033KK04 , 5F033SS04 , 5F033TT07 , 5F033XX28 , 5F048AB01 , 5F048AC03 , 5F048BF02 , 5F048BF06 , 5F048BF07 , 5F048BF16 , 5F048BF19 , 5F048DA18 , 5F048DA19 , 5F048DA25 , 5F083EP02 , 5F083EP23 , 5F083EP24 , 5F083EP55 , 5F083EP56 , 5F083ER22 , 5F083GA02 , 5F083GA25 , 5F083GA28 , 5F083JA04 , 5F083JA35 , 5F083JA36 , 5F083JA39 , 5F083JA53 , 5F083KA01 , 5F083KA12 , 5F083MA03 , 5F083MA04 , 5F083MA06 , 5F083MA19 , 5F083PR36 , 5F083ZA13 , 5F101BA01 , 5F101BB02 , 5F101BC01 , 5F101BD01 , 5F101BH09

Patent cited by the Patent：

Cited by examiner (13)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平3-347276 Applicant：セイコー電子工業株式会社
光記憶装置およびその製法
Gazette classification：公開公報 Application number：特願平4-219218 Applicant：ローム株式会社
半導体集積回路装置の形成方法
Gazette classification：公開公報 Application number：特願平4-019309 Applicant：株式会社日立製作所

Show all

Return to Previous Page