Pat
J-GLOBAL ID：200903032263328366

半導体装置の製造方法

Inventor：
嶋貫 好彦

About 嶋貫 好彦


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ

, 
株式会社ルネサス北日本セミコンダクタ

About 株式会社ルネサス北日本セミコンダクタ


Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：2003312059
Publication number (International publication number)：2004179622
Application date： Sep. 04, 2003
Publication date： Jun. 24, 2004
Summary：
【課題】 薄型で実装性能が良好なノンリード型半導体装置の製造方法の提供。【解決手段】 導電性の基板の主面に窪みと溝を所定パターンに設け、窪みや溝に囲まれる複数の区画部分を形成し、かつ1乃至複数の窪みと複数の前記区画部分によって製品形成部を複数形成する。その後、各製品形成部の窪み底上に接着材によって半導体素子の裏面を介して半導体素子を固定し、半導体素子の各電極と区画部分を導電性のワイヤで接続し、半導体素子及びワイヤを被うように基板の主面に絶縁性の樹脂層を形成し、基板の裏面を所定厚さ除去して各区画部分を電気的に分離独立させるとともに前記接着材を露出させ、樹脂層の表面に露出する区画部分の表面にメッキ膜を形成し、樹脂層を製品形成部の境界部分で切断して複数のノンリード型半導体装置を製造する。半導体素子の裏面が区画部分の主面よりも低い薄型の半導体装置を製造できる。【選択図】 図1
Claim (excerpt)：
下記の工程を有する半導体装置の製造方法、 (a)主面および裏面を有する金属板と、複数の製品形成部と、前記各製品形成部の前記金属板の主面上に形成された窪みおよび区画部分と、前記金属板の主面上に形成されており、前記区画部分を囲う溝とを有する基板を準備する工程と (b)前記工程(a)の後、前記各製品形成部の前記窪みの底に接着材を介して半導体素子を固定する工程と、 (c)前記工程(b)の後、前記各製品形成部内において、前記半導体素子と前記区画部分の表面を導電性のワイヤで電気的に接続する工程と、 (d)前記工程(c)の後、前記半導体素子及び前記ワイヤを被うようにかつ前記各製品形成部の境界部分を含み前記基板の主面に絶縁性の樹脂層を形成する工程と、 (e)前記工程(d)の後、前記金属板の裏面を所定厚さ除去して前記各区画部分を電気的に分離独立させるとともに前記接着材を露出させる工程と、 (f)前記工程(e)の後、前記樹脂層を前記製品形成部の境界部分で切断して複数の半導体装置を製造する工程。
IPC (6)：
H01L23/12 ,  H01L23/50 ,  H01L25/04 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (4)：
H01L23/12 501T ,  H01L23/50 R ,  H01L25/04 Z ,  H01L25/08 Z
F-Term (7)：
5F067AA01 ,  5F067AB04 ,  5F067CB02 ,  5F067CB08 ,  5F067CC07 ,  5F067DE01 ,  5F067DF01
Patent cited by the Patent：
Cited by applicant (1)
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平11-089252   Applicant：三洋電機株式会社
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM